《七基于arm的嵌入式系统硬件结构设计ppt培训课件》由会员分享，可在线阅读，更多相关《七基于arm的嵌入式系统硬件结构设计ppt培训课件（193页珍藏版）》请在金锄头文库上搜索。
1、嵌入式系统设计与实例开发 基于32位微处理器与实时操作系统 第七讲 基于ARM的硬件系统结构设计,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,实验平台的体系结构,2410核心资源,总线隔离驱动,168Pin扩展槽,网卡设备,LCD驱动,音频电路,串口设备,USB设备,PCMCIA,IDE/CF卡,SD卡接口,IO扩展,电机等,其他资源,局部总线,扩展总线,S3C2410X处理器详解,S3C2410X在包含ARM920T核的同时，增加了丰富的 外围资源，主要片内外围模块包括： 1个LCD控制器，
2、支持STN和TFT液晶显示屏； 外部存储器管理（SDRAM控制器和芯片选择逻辑）； 3个通道的UART； 4个通道的DMA，支持存储器和I/O口之间的传输，以猝发模式提高传输率；4个具有PWM功能的16位定时/计数器和1个16位内部定时器，支持外部时钟源； 电源管理。, 8通道的10位ADC，最高速率可达500kB/s，10位分辨率； 触摸屏接口； IIS总线接口； 2个USB主机接口，1个USB设备接口； 2个SPI接口； SD卡接口和MMC卡接口； 16位看门狗定时器； 117位通用I/O口和24位外部中断源；,S3C2410X处理器详解,S3C2410X及片内外围简介,S3C2410X支
3、持大、小端模式，将存储空间分成8组（Bank），每组大小是128MB，共计1GB。,特殊功能寄存器,1、内存控制器（Memory Controller）：内存控制器为访问外部存储空间提供存储器控制信号，共有13个寄存器。,特殊功能寄存器,2Nand Flash 控制器S3C2410X支持Nand Flash启动，启动代码存储在Nand Flash上。启动时，Nand Flash的前4KB将被装载到内部的固定地址的SRAM中，利用硬件纠错码ECC对数据的正确性检验，然后开始执行其中的启动代码。一般情况下，该启动代码会把Nand Flash中的内容拷贝到SDRAM中去，拷贝完后，主程序将在SDRA
4、M中执行。操作流程如图4.13所示。,自动引导模式流程,自动引导模式流程： 复位； 如果自动引导模式使能，Nand Flash中的前4KB代码拷贝到内部的小石头区域； 小石头映射到nGCS0； CPU开始执行小石头区域中的代码。 Nand Flash模式： 通过NFCONF寄存器设置Nand Flash配置； 把Nand Flash命令写入NFCMD寄存器； 把Nand Flash地址写入NFADDR寄存器； 读/写数据同时通过NFSTAT寄存器检测Nand Flash状态。读操作前或者程序执行后检查R/nB信号,自动引导模式流程,时钟和电源管理,S3C2410X的主时钟由外部晶振或者外部时钟
5、提供，选择后可以生成3种时钟信号，分别是CPU使用的FCLK，AHB总线使用的HCLK和APB总线使用的PCLK。 时钟管理模块同时拥有两个锁相环，一个称为MPLL，用于FCLK、HCLK和PCLK；另一个称为UPLL，用于USB设备。对时钟的选择是通过OM3:2实现的。 OM3:2=00B时，晶体为MPLL CLK和UPLL CLK提供时钟源； OM3:2=01B时，晶体为MPLL CLK提供时钟源，EXTCLK为UPLL CLK提供时钟源； OM3:2=10B时，EXTCLK为MPLL CLK提供时钟源，晶体为UPLL CLK提供时钟源； OM3:2=11B时，EXTCLK为MPLL CL
6、K和UPLL CLK提供时钟,时钟和电源管理,（1）锁相环PLL。锁相环最基本的结构由3个基本的部件组成：鉴相器（PFD）、环路滤波器（Loop Filter）和压控振荡器（VCO），如图4.14所示。鉴相器是个相位比较装置，它把输入信号Fref与压控振荡器输出分频后的信号Fvco的相位进行比较，产生对应于两个信号相位差的误差电压，该误差电压控制调整压控振荡器的频率，以达到与输入信号同频。,时钟和电源管理,S3C2410X增加了1个转换泵和3个除法器来增加控制。转换泵首先对PFD的输出信号按一定比例转换，然后传递给外部滤波器，最后由外部滤波器驱动压控振荡VCO。除法器P对输入信号Fin分频产生
7、信号Fref，除法器M对压控振荡器输出信号分频产生信号Fvco，分频器S对压控振荡器输出信号分频后生成了MPLL。 达到稳定后，Fref与Fvco之间的频差为零，相差不再随时间变化，误差电压为一固定值，此时环路进入“锁定”状态。这就是锁相环工作的大致过程。 系统稳定后Fref与Fvco相等，可得输出频率MPLL与输入时钟频率Fin的关系式：,时钟和电源管理,（2）时钟控制逻辑。 时钟控制逻辑决定了所使用的时钟源，是采用MPLL作为FCLK，还是采用外部时钟。复位后，Fin直接传递给FCLK，即使不想改变默认的PLLCON值，也需要重新写一遍。FCLK由ARM920T核使用，HCLK提供给AHB
8、总线，PCLK提供给了APB总线。 S3C2410X支持HCLK、FCLK和PCLK的分频选择，其比率是通过CLKDIV寄存器中的HDIVN和PDIVN控制的，如表4.8所示。,时钟和电源管理,（3）电源管理。 S3C2410X电源管理模块通过4种模式有效地控制功耗： Normal模式：为CPU和所有的外设提供时钟，所有的外设开启时，该模式下的功耗最大。这种模式允许用户通过软件控制外设，可以断开提供给外设的时钟以降低功耗。 Slow模式：采用外部时钟生成FCLK的方式，此时电源的功耗取决于外部时钟。Idle模式：断开FCLK与CPU核的连接，外设保持正常，该模式下的任何中断都可唤醒CPU。 P
9、ower-off模式：断开内部电源，只给内部的唤醒逻辑供电。一般模式下需要两个电源，一个提供给唤醒逻辑，另外一个提供给CPU和内部逻辑，在Power-off模式下，后一个电源关闭。该模式可以通过EINT15:0和RTC唤醒。,时钟和电源管理,（4）时钟和电源管理寄存器。 S3C2410X通过控制寄存器实现对时钟和电源的管理，相关寄存器如表4.10所示。,尽管硬件选型与单元电路设计部分的内容是基于S3C2410X的系统，但由于ARM体系结构的一致性和常见外围电路的通用性，只要读者能真正理解本部分的设计方法，那么由此设计出基于其他ARM微处理器的系统，应该也是比较容易的。 1、电源电路设计 2、晶
10、振电路设计 3、复位电路设计 4、串行接口电路设计,单元电路设计,电源电路设计,晶振电路设计,S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，如图4.17所示，采用哪种方式通过引脚OM3:2来进行选择。 OM3:2=00时，MPLL和UPLL的时钟均选择外部振荡器； OM3:2=01时，MPLL的时钟选择外部振荡器；UPLL选择外部时钟源； OM3:2=10时，MPLL的时钟选择外部时钟源；UPLL选择外部振荡器； OM3:2=11时，MPLL和UPLL的时钟均选择外部时钟源。 该系统中选择OM3:2均接地的方式，即采用外部振荡器提供系统时钟。外部振荡器由12MH
11、z晶振和2个15pF的微调电容组成。,晶振电路设计,复位电路设计,串行接口电路设计,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,存储器系统设计,在该系统中，设计了3种存储器接口电路，Nor Flash接口、Nand Flash接口和SDRAM接口电路。 引导程序既可存储在Nor Flash中，也可存储在Nand Flash中，而SDRAM中存储的是执行中的程序和产生的数据。 存储在Nor Flash中的程序可直接执行，与在SDRAM执行相比速度较慢。 存储在Nand Flash中的程序不能直接
12、执行，需要拷贝到SDRAM中去执行。,S3C2410的存储器系统,S3C2410支持大、小端模式，可通过软件选择大小端模式； 存储空间分成8个Bank，每个Bank 128Mbytes，总共 1GB； 6个Bank用于控制 ROM, SRAM, etc. 剩余的两个Bank用于控制 ROM, SRAM, SDRAM, etc . 除 Bank0 (16/32-bit) 外，所有的Bank都可以通过编程选择总线宽度= (8/16/32-bit) ；7个Bank固定起始地址，最后一个Bank可调整起始地址； 最后两个Bank大小可编程 所有Bank存储周期可编程控制； 如果同时使用Bank6/ B
13、ank7，则要求连接相同容量的存储器，而且其地址空间在物理上是连续的。,S3C2410的存储器配置,Bank6/Bank7地址分布,Bank0总线宽度配置,存储器接口设计,由于ARM微处理器的体系结构支持8位/16位/32位的存储器系统，相应地可以构建8位的存储器系统、16位的存储器系统或32位的存储器系统。32位的存储器系统具有较高的性能，而16位的存储器系统则在成本及功耗方面占有优势，而8位的存储器系统现在已经很少使用。,8位存储器接口设计,与2片8位的ROM连接方法,与1片16位的ROM连接,S3C2410与2片8位FLASH的连接方法,Flash接口电路设计,Nor和Nand Flas
14、h： NOR和NAND Flash是现在市场上两种主要的非易失闪存技术。 Nor的特点是XIP（eXecute In Place，芯片内执行）特性，这样，应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。 Nor的传输效率很高，在14MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。 Nand结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。,Nor和Nand Flash的区别,（1）性能比较。 Flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。Nand器件执行擦除操作是十分简单的，而Nor则要求在
15、进行写入前先要将目标块内所有的位都写为0。 Nor的读速度比Nand稍快一些。 Nand的写入速度比Nor快很多。 Nand的擦除速度远比Nor的快。 Nand的擦除单元更小，相应的擦除电路更少。 （2）容量和成本。 Nand Flash的单元尺寸几乎是Nor器件的一半，由于生产过程更为简单，Nand结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。 在Nand闪存中每个块的最大擦写次数是一百万次，而Nor的擦写次数是十万次。,Nor和Nand Flash的区别,（3）接口差别。 NOR flash带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节 NAND flas
16、h使用复用接口和复杂的I/O口控制多次寻址存取数据 NAND读和写操作采用512字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备 （4）适用范围。 NOR主要应用在代码存储介质中，NAND适合于数据存储 NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大,Nor和Nand Flash的区别,（4）可靠性和耐用性。 在NAND中每块的最大擦写次数是100万次，而NOR的擦写次数是10万次 位交换的问题NAND flash中更突出，需要ECC纠错 NAND flash中坏块随机分布，需要通过软件标定产品量产的问题,Nor Flash接口设计,Nand Flash接口电路设计,SDRAM接口电路设计,与1片16M的SDRAM的连接方法,与2片16M的SDRAM的连接方法,SDRAM接口电路设计,SDRAM接口电路设计,
