《清华大学数字逻辑课件-第3章1》由会员分享，可在线阅读，更多相关《清华大学数字逻辑课件-第3章1（49页珍藏版）》请在金锄头文库上搜索。
1、第3章 同步时序电路,Synchronous Sequential Logic Circuit,1. 触发器 2. 同步时序电路的分析与设计方法 3. 计数器 4. 移位寄存器 （本章是课程的重点。主要是这四部分内容，并以计数器和移位寄存器 等典型器件为例，介绍分析和设计方法。）,组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。,A B,FAB,ABF,（假设门电路没有延迟）,时序逻辑的波形与组合逻辑有什么不同？ 什么叫同步时序？ 还有非同步时序？ 带着问题学！,时序逻辑电路与组合逻辑电路,组合逻辑电路某一时刻的输出只取决于此时刻的输入。 时序逻辑电路某一时刻的稳定输出不仅取决于当时
2、的输入，还取决于过去的输入(历史状态)。 因此记忆元件(Memory Devices)是时序逻辑电路的基本元件。 计算机中的实现记忆存储功能的元件有多种：磁存储、光存储、半导体存储（电存储）。 时序逻辑电路中的记忆元件一定要是可以任意修改的，可以控制的。这种元件称为“触发器”。,1. 触发器逻辑电路的记忆元件,什么叫触发器？能存储1位二进制数的记忆元件。 为什么叫触发器？在外部信号控制下“一触即发”！ 触发器名字取得好！源于英文：trigger（扳机，起动器）和 Flip-Flop（啪嗒啪嗒的响声或动作） 触发器的英文缩写：FF，来自Flip-Flop触发器有好多种，如何分类？ 按时钟(Clo
3、ck Pulse)控制方式分类 电位触发方式FF (Level Trigger) 边沿触发方式FF (Edge-Trigger) 主-从触发方式FF (Master-Slave 或 Pulse-Trigger ),按功能来分类： D触发器(Delay) R-S触发器(Set-Reset) J-K触发器 T触发器(Toggle)重点掌握：边沿触发方式的D触发器,1. 触发器,1.1 触发器的工作原理,与非门构成的“直接置位-复位型R-S触发器”或称“R-S基本触发器”,RS=10;置”0”; 复位(Reset) RS=01;置”1”; 置位 (Set),实质上:与非门构成的触发器的状态变化是由在
4、输入端引入“0”引起的！,S,R,Q,Q,触发器的特点,有两个稳定的互补输出Q,Q。 Q的状态代表触发器的状态。 当Input 来到时，触发器接收数据； 当Input 撤除时，触发器保持状态（记忆功能）。 交叉耦合使得触发器可以保持状态 有稳定的状态，能够接收外来数据改变状态，能保持状态。,触发器状态的定义,触发器有两个稳定的状态，可以存储1位二进制数，因此叫“双稳态” (Bi-stable)触发器。 既然有“双稳态”，有没有“单稳态”(Mono-stable)？,R-S基本触发器时序图,时序图(Timing Diagram) (没考虑延迟）,R S Q,R0, SET; RS00, QQ11
5、; RS由00 11,下一状态不定,RS11, Q保持状态; S=0,Reset,t0 t1 t2 t3 t4 t5 t6 t7,初始状态 Q0,直接置位复位型R-S触发器的不足,由与非门组成的R-S基本触发器可以实现记忆1位二进制数的功能。但是由于当R-S端同时为“00”时，触发器状态为“11”，Q和 状态不是互补的；而且当R-S同时从“00”变化到“11”时，触发器的下一个状态不能确定，因此这样的触发器不能直接使用。 由“或非门”和“与或非门”组成的R-S基本触发器同样存在这一问题。 因此，要对触发器的输入加以控制。 这类R-S触发器只是为了说明触发器的原理，实际应用的触发器是电位型或脉冲
6、型触发。,1.2 电位触发器(Latch) 电位触发器问题的提出：对RS增加控制E (Enable),R-S型电位触发器,1 1,1,0 1,1 0,1,1 0,0 1,1,0 0,1,X X,0,Q,R S,E,S,E R,Q,表示原始状态,功 能 表,两种R-S触发器的比较,R在Q一侧，R0时Q1,S在Q一侧，S1时Q1,R-S电位型与直接置位-复位型触发器比较,R-S电位型触发器增加了控制端E S=1,触发器置位;R=1,触发器复位，R-S的意义更直观。 E=0时，保持触发器稳定状态不被破坏。 但是，在E=1且R-S=“11”时, 同样存在不定状态。,如何为R-S触发器消除不定状态？,_
7、 Q,R-S电位型触发器的输入由R，S双端输入改为单端输入，就不会出现不定状态。,电位型D触发器,电位型R-S触发器,与或非门组成的电位型触发器,Q,D,E,E=0，D被封锁，“保持”,E=1, 以互补形式进入“存入”,电位触发器的特点,电位触发：在控制电位E的控制下接收数据。 E0，不接收外部输入。由于交叉耦合的作用，保持原有状态。 E1,D以互补的形式进入,Q=D, Q= D，排除了RS00或11的情况，也就排除了= 的情况，不会出现不定状态。 由于电位触发器的功能就是保存1位二进制数据，因此叫锁存器（Latch）。,电位触发器的时序图,EDQ,尖峰被屏蔽,当E1时，QD，Q接收D的输入。
8、当E0时，Q保持状态。 因此, E1“电位”一到，触发器就接收数据，叫“电位触发器”，“锁存器”(Latch)。,电位触发器(锁存器)的应用,暂存器(Latches for temporary data storage) 数据的临时缓存,不同形式的电位触发器(1),Q,E,D,E=0,D封锁，交叉耦合 存在，保持状态,E=1, Q=D, 接收数据,这也是电位型触发器,功 能 表,不同形式的电位触发器(2),当DQ1时，电路简化后会引起尖峰。,改变画法，就可以看出来有交叉耦合存在。,不同形式的电位触发器(4),E,门6,门4,门2,Q(门1),Q尖峰出现的情况：Q=D=1,E负跳变时，门2和门4
9、的输出在门1的输入相与，使Q产生尖峰。,不同形式的电位触发器(5),改进： 把出现尖峰信号的条件DQ1，作为条件引人电路中，使得Q不会出现尖峰，达到了设计的目的。因为当DQ1时，与或非门输出0，强制Q1，抑止了Q产生尖峰。,Q,E,D,1.3边沿触发型D触发器,电位D型触发器比直接置位、复位型触发器好用了，去除了不定状态的问题。但在E1的时间内，仍然会变化多次。理想的情况：希望触发器有统一的时钟脉冲CP（Clock Pulse）的控制，触发器只接收时钟脉冲CP跳变到来时刻的输入。这种是边沿触发的触发器。,CP D Q,特点: 1. CP正跳变时，才接受输入数据。2. CP1及CP0期间，输入数
10、据变化不会影响触发器状态。,边沿触发器与电位触发器的波形图对比,E/CPDQ (电位D) Q (正沿D),注意：触发方式不一样，功能完全不一样！输出完全不一样！,边沿触发型触发器工作原理,正沿D触发器内部结构：,功 能 表,逻 辑 框 图,CP0期间，门3门4输出均为1，输入数据D和D可以进入门1门2；在CP 时引入 门3门4，进入由门5门6构成的主触发器。 6个门，可以看成三层结构。,门2门4, 门1门3, 门5门6组成3个基本触发器。门5门6是主触发器，CP0期间D的变化不会影响它。,若CP时, D=1, 门40, Q=1，触发器记录1。 门2门4构成的触发器记忆“0”态,维持门4输出为0
11、; 门4输出和门3相连,阻塞输入D的变化对门3影响,维持门3输出为1。此时即使D变化，也会保持维持门3输出为1。因此，黄线称“维持1、阻塞0”线。,D触发器工作原理,为什么D触发器只接收CP前沿的变化？为什么在CP1期间，即使D变化，也不会影响输出？,写入“1”,若CP时, D=0, 门30, Q=1; 触发器状态Q0。 门1门3构成的触发器III记忆“0”态,维持门3输出为0; 门1门4输出和门2相连, 使门2输出0，维持门4输出为1. 此时即使D变化，也会保持维持门4输出为1.因此，黄线称“维持0、阻塞1”线。,D触发器工作原理,4,3,CP,Q,D,I,II,III,“0”,5,1,6,
12、2,“1”,为什么D触发器只接收CP前沿的变化？为什么在CP1期间，即使D变化，也不会影响输出？,写入“0”,D触发器的异步置0,置1功能,4,3,CP,Q,D,I,II,III,CP=1期间, =0,使Q=0; 同时要改变触发器II,III 使门3输出0，门4输出1。 即使 =0撤除，Q=0也 可以保持不变。也是同样考虑,要接入门2.,CP0期间, =0或 =0都可以作用到基本触发器I,直接改变QQ输出。它们撤销后也能维持状态。,1,5,6,2,可直接置0，置1，称异步置位、复位,D触发器的异步置0,置1功能,不论CP=0期间还是CP=1期间，只要有 ，就有 当 撤除后，Q=0将一直保持到下
13、一个CP正跳变来到接收新数据为止。,CP D Q,D 触 发 器 功 能 表,CP D Q0 1 x x 0 1 1 0 x x 1 0 1 1 D D,CP,D,Q,Q D CP,逻 辑 框 图,几种常用D 触发器集成电路器件,型号 Flip-Flop Type Output Features,74 Dual D Q Pre-set,Clear 174 Hex D Q Clear 171/175 Quad D Q Clear 273 Octal D Q Clear 374/377 Octal D Q Output enable 378 Hex D Q Output enable 379 Quad D Q Output enable,
