《2.tidsp系列及硬件结构》由会员分享，可在线阅读，更多相关《2.tidsp系列及硬件结构（41页珍藏版）》请在金锄头文库上搜索。
1、后面课程安排,DSP控制器硬件结构（框架、CPU、Memory配置） 寻址方式及指令系统 DSP开发工具的使用，DSP开发流程 片内外设（应用） 学生自愿选：F2812、C5000、C6000系列，做学习报告、实验均可、课后报名，以便准备实验系统。,本课件主要内容,补充数字运算基础 第2章TMS320C2的CPU结构和存储器配置 2.1 TMS320C2xx系列DSP结构 2.2 C2的总线结构 2.3 C2系列CPU结构 2.4 C2存储器和I/O空间 2.5 程序控制,介绍数字基础前先回顾一下TMS320 DSP,DSP概述,TMS320 系列产品,C2xx与C5x指令 兼容,C54x、C
2、55x C5x 0.05mW,C62x C67x C64x,C20x C24x C240x C28x400MIPS 记C2xx,C3x/4x及C67x为浮点DSP,4800MIPS 1.1GHz,1.4 数字运算基础,定点DSP中数据表示方法 C24X是16位的定点DSP。一个16位的二进制数既可以表示一个整数，也可以表示一个小数。 或者将小数点可以放在任意位之后，有两种定标方法： Q表示法和S表示法,1.4 数字运算基础,数的定标 Q表示法：小数点放在i位之后称为Qi表示 i越大，表示的数值范围越小（绝对值小于215-i），但精度越高（小数精度为1/2i），最高位D15为符号位 转换 某数（
3、x）转换为定点数(xq) Qi ：xq = intx*2i把小数点左移i位 将Qi表示的定点数(xq)转换为数据（x）：x = float xq*2-i 例如，数x=0.4，用Q15表示，则对应定点数为xq=int0.4*215 =13107,DSP定点数算术运算 定点加/减法必须保证两个操作数的定标值一样。 如果两个数据的Q值不同，在保证数据准确性的前提下调整Q值使数据精度最高，即尽量将Q值小的数调整为与另一个数的Q一样大。 例如，|X|1 |Y|4 用Q13表示 定点数的乘法 两个16位定点数的乘法分以下几种情况： 小数乘小数（即数用Q15表示） Q15*Q15=Q30，两位符号位，左移一
4、位 整数乘整数（即数用Q0表示法） Q0*Q0=Q0 混合表示法（操作数采用Q0与Q15之间的表示法） 非线性运算 库函数math.h、查表法和混合法,浮点数的表示方法,在定点运算中，小数点是在一个特定的固定位置。但是表示的操作数的动态范围要受到限制。使用浮点数，可以避免这个困难。用定点处理器进行浮点运算效益比较低。 一个浮点数由尾数m、基数b和指数e三部分组成。即： 下图举例说明了IEEE标准里的浮点数表示方法。这个格式用带符号的表示方法来表示尾数，指数含有127的偏移。在一个32-bit表示的浮点数中，第一位是符号位，记为S。接下来的8-bit表示指数，然后的23-bit表示尾数的绝对值，
5、考虑到最高一位是符号位，它也应归于尾数的范围，所以尾数一共有24-bit： 1 8 23,第2章TMS320C2的CPU结构和存储器配置,2.1 TMS320C2xx系列DSP结构1、结构2和结构3 主要的功能单元：2DSP的CPU（或称为DSP内核）、内部存储器和外围设备。所有C2系列产品（C24 C20 C240）都具有相同的CPU（DSP Core） 。 C24将高性能的DSP内核和丰富的微控制器外设功能集成于单片中 本书主要介绍X240,引脚图 学习阶段由表到内剖析（由框架到细节）； 使用时回到表面（引脚图或结构图）,下一页,返回,图中外设X240配置外设总线最多可接16个片内外设,第
6、5章,各模块之间、模块与总线之间的关系比较清楚,返回,信号,第5章,各模块的I/O引脚比较清楚,给出给出了F240更具体的内部结构特点给,返回,X240系列引脚图 PQ= 132引脚bumpered QFP,返回,2.2 C2的总线结构,总线全部为16位,2.3 C2系列CPU结构,CPU寄存器包括： ACC、TREG PREG、 ST0、ST1,32Bits ACC,定标移位器 作移位、bit提取、扩展算术运算和溢出防止运算，C2有3个32-bit的移位器： 输入数据定标移位器（输入移位器）。该移位器将输入的数据左移最多16-bit，作为CALU的32- bit输入的数据 输出数据定标移位器
7、（输出移位器）。该移位器将累加器里的结果输出到数据存储器之前左移0到7-bit。累加器里的数据保持不变。 乘积定标移位器（乘积移位器）。乘积寄存器（PREG）存储乘法器的输出，而乘积移位器对其移位，有4种移位模式（不移位、左移1-bit、左移4-bit 、右移6-bit）。例如，Q15Q15Q30 ，指令中可以直接用左移一位，得到Q31。,中央算术逻辑单元（CALU）和累加器（ACC） 算术、移位、逻辑运算； ACC为一个输入,辅助寄存器算术单元（ARAU）与CALU并行操作，在流水线的指令译码后计算操作数地址，依据间接寻址方式执行对应操作：AR加减1、AR加减一个常数（AR0）及反向进位加减
8、、比较(AR0)与当前(AR)内容，结果经DWEB送到ST1的TC标志 AR0AR7为辅助寄存器，主要作为寄存器间接寻址寄存器，也可用于存储数据 当一个指令使用间接寻址来访问数据存储器时，ARAU产生数据存储器的地址,注：R可读；W可写； 符号“”之后的值为复位后该位的值 （x表示复位不影响该位 ，本位内容不确定）； 1 保留位（或Reserved或Rsvd）常读回为1，写不影响。 本书所有标注相同。,状态寄存器ST0位于CPU内部,2.4 C2存储器和I/O空间,一、存储器概述 C2的存储器分为4个单独可选择的空间：64K字的程序空间、64K字的本地数据空间、32K字的全局数据空间和64K字
9、的I/O空间。这些空间构成了224K字的地址范围 。 配置图 由于总线工作是独立的，所以可以同时访问程序和数据空间，在一个给定的机器周期内，CALU可执行多达3次的并行存储器操作。 所有的C2器件内部都包括288个字的用于存储数据的双口RAM(DARAM B1-256、B2-32字) 和256个字的可用于存储数据或程序双口RAM(DARAM B0) 二、DSP片内存储器类型 片内存储器比外部存储器功能高、速度快、功耗低。 片内双口RAM(DARAM) 片内单次访问的程序/数据RAM (SARAM) 工厂掩模的片内ROM 闪烁存储器（Flash）,下一页,返回,三、程序存储器,C24程序存储器映
10、射,四、局部数据存储器,分页管理数据存储器,五、全局数据存储器,局部数据存储器的高32K字的地址（8000HFFFFH）可用于全局数据存储器。全局存储器分配寄存器（GREG）决定了全局数据存储器数据的大小在256字到32K字之间。,READY,存储器扩展 外部存储器接口 信号,外部程序存储器接口,P32图2.13,六、I/O空间从0000FEEFH字可以用于扩展外部设备,P33,七、电源及电平转换接口,但是传统的线形稳压器，如78xx系列都要求输入电压要比输出电压高2V 3V以上，否则不能正常工作，所以78xx系列已经不能够满足5V到3.3V电源设计要求。 DSP系统采用LDO芯片TPS733
11、3。此芯片是TI公司专门为3.3V低压系统设计的，它是固定输出3.3V，且有上电产生DSP系统复位所需的信号。此外它输出电流可达几百毫安，输出功率完全能够满足系统所需。具体电路如图2所示。,3.3V与5V电平的转换问题,3.3V与5V电平的转换问题,可以采用双电压（一边是3.3V，另一边是5V）供电的双向驱动器来实现电平转换。如TI的SN74ALVC164245、SN74ALVC4245等芯片，可以较好地解决3.3V与5V电平的转换问题。 This 16-bit (dual-octal) noninverting bus transceiver contains two separate su
12、pply rails;B port has VCCB, which is set at 5 V, and A port has VCCA, which is set to operate at 3.3 V. This allows for translation from a 3.3-V to a 5-V environment and vice-versa.,2.5 程序控制 1堆栈,C24具有8级深度的硬件堆栈，即有8个字容量 堆栈溢出不会有任何错误提示 用户可以用两组指令访问堆栈： 1） PUSH和POP指令 PUSH指令将累加器ACC的低位字压入栈顶； POP指令将栈顶的数值弹出到ACC低位字。 2） PSHD和POPD指令 PSHD指令允许用户将数据存储器中的数据压入栈顶; POPD指令把数据从栈顶弹出至数据存储器。,PUSH,POP,2微堆栈,在执行某些指令之前，程序地址产生逻辑使用1个字的微堆栈（MSTACK）存储返回地址（PC） 指令执行完后，MSTACK的值被弹出并送到PC MSTACK操作对用户是不可见的，MSTACK只能被程序地址产生逻辑使用,3.程序地址的产生,小结,本章简单介绍了C2XX的结构框架 CPU结构 存储器组织形式 C2XX各片内外设模块在5、6章详细介绍,TMS320系列DSP,
