信号完整性分析

《信号完整性分析》由会员分享，可在线阅读，更多相关《信号完整性分析（74页珍藏版）》请在金锄头文库上搜索。

1、2018/9/13,Olica,1,信号完整性分析方法,2018/9/13,Olica,2,课程大纲,SI简介 信号产生基本原理 信号质量测试方法 信号时序测试方法 示波器基础知识 常见的SI问题 SI分析 信号完整性分析实例 电子设计中的SI问题 建模与仿真 信号完整性的仿真例子,2018/9/13,Olica,3,SI简介 信号产生基本原理 信号质量测试方法 信号时序测试方法 示波器基础知识 常见的SI问题 SI分析 信号完整性分析实例 电子设计中的SI问题 建模与仿真 信号完整性的仿真例子,2018/9/13,Olica,4,SI简介,SI的重要性随着高频数字电路的不断发展，SI问题变得

2、越来越引人注目，数字电路的频率越高，出现SI问题的可能性就越大，对设计工程师来说，他的挑战也就越大。很多SI问题实际上都是自然界中的电磁现象，所以SI问题跟EMI/EMC是息息相关的。,2018/9/13,Olica,5,SI简介,学习SI的目的a.什么是典型的信号完整性问题？b.这些问题来自哪里？c.为什么有必要去理解SI问题？d.如何去分析和解决SI问题？e.如何去做SI测试？,2018/9/13,Olica,6,SI简介,SI的内容信号完整性它包含两方面的内容，一是独立信号的质量，另一个是时序。我们在电子设计的过程中不得不考虑两个问题：信号有没有按时到达目的地？信号达到目的地后它的质量如

3、何？所以我们做信号完整性分析的目的就是确认高频数字传输的可靠性。,2018/9/13,Olica,7,SI简介,理想逻辑电压波形在数字系统中，信号以逻辑0或者1的方式从一个器件传输到另外一个器件，信号到底是0还是1一般来说它们都是有一个参考电平的。在接收端的输入门里面，如果信号的电压超过高电平参考电压Vih，则该信号被识别为高逻辑；如果信号的电压低于低电平的参考电压Vil，则该信号就被识别为低逻辑。我们下面这个图就是一个理想的信号。,2018/9/13,Olica,8,SI简介,理想逻辑电压波形,2018/9/13,Olica,9,SI简介,接收端的实际波形,2018/9/13,Olica,1

4、0,SI简介,数据采样及时序例子数据越是复杂，里面就包含很多的二进制码，这些二进制码将组成一连串的波形，而不是简单的一个方波。接收端的器件就需要采样这些波形以便获取相关的二进制信息。数字采样的过程通常是通过时钟信号的上升沿或者下降沿来触发的，我们下面这个图就是个简单的例子。,2018/9/13,Olica,11,SI简介,数据采样及时序例子,2018/9/13,Olica,12,SI简介,数据采样及时序例子从这个图里面我们可以清楚地看到数据必须准时到达逻辑门而且在接收端期间开始锁存前必须确定它们的逻辑状态。任何数据的延迟或者失真都会导致数据传输的失败。失败有两种可能：一个是因为接收端根本就无法

5、识别数据；另一个是接收端虽然识别了数据，但数据因为失真而导致错误。,2018/9/13,Olica,13,SI简介 信号产生基本原理 信号质量测试方法 信号时序测试方法 示波器基础知识 常见的SI问题 SI分析 信号完整性分析实例 电子设计中的SI问题 建模与仿真 信号完整性的仿真例子,2018/9/13,Olica,14,信号波形,联想蓝,黑色,中灰,绿色,Think红,2018/9/13,Olica,15,方波的组成,联想蓝,黑色,中灰,绿色,Think红,2018/9/13,Olica,16,晶振原理,石英振荡器结构,2018/9/13,Olica,17,压电效应,若在石英晶体的两个电极

6、上加一电场，晶片就会产生机械变形。反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振幅大得多，这种现象称为压电谐振，它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。,2018/9/13,Olica,18,晶振符号和等效电路,2018/9/13,Olica,19,谐振频率,从石英晶体谐振器的等效电路可知，它有

7、两个谐振频率，即（1）当L、C、R支路发生串联谐振时，它的等效阻抗最小（等于R）。串联揩振频率用fs表示，石英晶体对于串联揩振频率fs呈纯阻性，（2）当频率高于fs时L、C、R支路呈感性，可与电容C。发生并联谐振，其并联频率用fd表示。 根据石英晶体的等效电路，可定性画出它的电抗频率特性曲线如上图所示。可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时，石英晶体呈容性。仅在fsffd极窄的范围内，石英晶体呈感性。,2018/9/13,Olica,20,石英晶体振荡器的类型特点,国际电工委员会（IEC）将石英晶体振荡器分为4类：普通晶体振荡（TCXO），电压控制式晶体振荡器（VCXO）

8、，温度补偿式晶体振荡（TCXO），恒温控制式晶体振荡（OCXO）。目前发展中的还有数字补偿式晶体损振荡（DCXO）等。,2018/9/13,Olica,21,普通晶体振荡器,普通晶体振荡器（SPXO）可产生10(-5)10(-4)量级的频率精度，标准频率1100MHZ，频率稳定度是100ppm。SPXO没有采用任何温度频率补偿措施，价格低廉，通常用作微处理器的时钟器件。封装尺寸范围从21146mm及53.21.5mm。,2018/9/13,Olica,22,电压控制式晶体振荡器,电压控制式晶体振荡器（VCXO）的精度是10(-6)10(-5)量级，频率范围130MHz。低容差振荡器的频率稳定度

9、是50ppm。通常用于锁相环路。封装尺寸14103mm。,2018/9/13,Olica,23,温度补偿式晶体振荡器,温度补偿式晶体振荡器（TCXO）采用温度敏感器件进行温度频率补偿，频率精度达到10(-7)10(-6)量级，频率范围160MHz，频率稳定度为12.5ppm，封装尺寸从303015mm至11.49.63.9mm。通常用于手持电话、蜂窝电话、双向无线通信设备等。,2018/9/13,Olica,24,恒温控制式晶体振荡器,恒温控制式晶体振荡器（OCXO）将晶体和振荡电路置于恒温箱中，以消除环境温度变化对频率的影响。OCXO频率精度是10(-10)至10(-8)量级，对某些特殊应用

10、甚至达到更高。频率稳定度在四种类型振荡器中最高。,2018/9/13,Olica,25,晶体振荡器的参数,晶振的主要参数有标称频率，负载电容、频率精度、频率稳定度等。 不同的晶振标称频率不同，标称频率大都标明在晶振外壳上。如常用普通晶振标称频率有：48kHz、500 kHz、503.5 kHz、1MHz40.50 MHz等，对于特殊要求的晶振频率可达到1000 MHz以上，也有的没有标称频率，如CRB、ZTB、Ja等系列。,2018/9/13,Olica,26,晶振的负载电容,负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。负载频率不同决定振荡器的

11、振荡频率不同。标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。,2018/9/13,Olica,27,频率精度和频率稳定度,频率精度和频率稳定度：由于普通晶振的性能基本都能达到一般电器的要求，对于高档设备还需要有一定的频率精度和频率稳定度。频率精度从10(-4)量级到10(-10)量级不等。稳定度从1到100ppm不等。这要根据具体的设备需要而选择合适的晶振，如通信网络，无线数据传输等系统就需要更高要求

12、的石英晶体振荡器。因此，晶振的参数决定了晶振的品质和性能。,2018/9/13,Olica,28,时钟芯片的架构,联想蓝,黑色,中灰,绿色,Think红,2018/9/13,Olica,29,PLL基本原理,2018/9/13,Olica,30,PLL频率合成器,PLL频率合成器是由程序分频器、 鉴相器及压控振荡器三大部分组成, 从晶振束的100KHz 标准信号经100 分频后得1KHz的基准频率fR,压控振荡频率f1通过程序分频得到频率fM,fM和fR同时加到鉴相器进行比较。只有当fR和fM完全同频同相时,环路平衡被锁定,即fR=fM。可见, 当环路锁定时,压控振荡器的输出频率完全决定于程序

13、分频器的分频比,即 f1= MfR ,只要改变分频比M,便可使f1改变,从而得到所需的各个频率点。,2018/9/13,Olica,31,可编程频率合成器,特点：其频率分辨率0.0291Hz,频率准确度可控制到410e9分之一, 噪音电平-70dB以下,谐波失真衰减55dB,先进的CMOS工艺不仅使其性能一流,而且功耗小,在3.3V 供电时, 仅为155mW,2018/9/13,Olica,32,可编程频率合成器原理框图,2018/9/13,Olica,33,工作原理,正弦查询表是一个可编程存储器(PROM),存有一个或多个完整周期的正弦波数据,在时钟fc的驱动下,地址计数器逐步经过PROM,

14、地址中相应的数字信号输入到N位数模转换器(DAC)的输入端，DAC输出模拟信号, 经低通滤波器(LPF),可得到一个频谱纯净的正弦波。 系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成,一般为2432位,每束一个时钟fc相位寄存器以步长M增加。相位寄存器的输出与相位控制字相加,然后输入到正弦查询表地址上, 正弦查询表包含一个周期正弦波的数字幅度信息,每个地址对应正弦波中0度360度范围的一个相位点。 查询表把输入的地址相位信息映射成正弦波幅度信号,驱动DAC输出模拟量。,2018/9/13,Olica,34,SI简介 信号产生基本原理 信号质量测试方法 信号时序测试方法 示波器基

15、础知识 常见的SI问题 SI分析 信号完整性分析实例 电子设计中的SI问题 建模与仿真 信号完整性的仿真例子,2018/9/13,Olica,35,衡量信号品质的参数,信号质量的参数:振幅参数，时间参数，眼图参数等。振幅参数包括：振幅，高电平，低电平，均方根值，单个周期的均方根值，最大值，最小值，峰峰值，平均值，单个周期平均值，正过冲，负过冲，正欠冲，负欠冲等；时间参数包括：上升时间，下降时间，正占空比，负占空比，高电平宽度，低电平宽度，周期，频率，延迟等；眼图参数包括：眼高，眼宽，眼图最高点，眼图最低点，交叉点等；,2018/9/13,Olica,36,振幅的定义及测试方法,振幅是指被测波形

16、的振动幅度，即高电平与低电平的差值，其单位为V或者mV；,2018/9/13,Olica,37,高电平的定义及测试方法,高电平是指信号逻辑“1”所在位置的幅度，其单位通常为V和mV。,2018/9/13,Olica,38,低电平的定义及测试方法,低电平是指信号逻辑“0”所在位置的幅度，其单位通常为V和mV。,2018/9/13,Olica,39,均方根值的定义及测试方法,均方根值是指整个捕获波形上所有点幅度的均方根值，其单位为V或者mv；,2018/9/13,Olica,40,周期均方根值的定义及测试方法,周期均方根值是指整个捕获波形上指定一个周期内所有点幅度的均方根值，其单位为V或者mV；,2018/9/13,Olica,41,最大值的定义及测试方法,最大值是指所捕获波形里面振幅最大点所处位置的电压值，单位为V或者mV；,2018/9/13,Olica,42,最小值的定义及测试方法,最小值是指所捕获波形里面振幅最小点所处位置的电压值，单位为V或者mV；,