《电工学(下)总复习(数电)》由会员分享，可在线阅读，更多相关《电工学(下)总复习(数电)（54页珍藏版）》请在金锄头文库上搜索。
1、1,总复习,1.数字电路的基本知识 2.组合电路 3.时序电路,数字电路部分,习题课,. 数字电路的基础知识 . 逻辑代数及运算规则 . 组合逻辑电路的分析与综合,3,数字电路研究的问题,基本电路元件,引言,基本数字电路,4,基本逻辑关系 与 ( and ) 或 (or ) 非 ( not ),基本逻辑关系,5,门 电 路 小 结,6,1、逻辑代数基本运算规则,逻辑代数,7,2.逻辑代数运算规律,交换律: A+B = B+A AB=BA,结合律: A+B+C=(A+B)+C=A+(B+C) ABC=(AB)C=A(BC),逻辑代数的基本运算规则,8,逻辑代数的基本运算规则,分配律: A(B+C
2、)=AB+AC A+BC=(A+B)(A+C),吸收律,注: 红色变量被吸收掉！,9,反演定理（德摩根定理）,逻辑代数的基本运算规则,10,一、逻辑函数的表示方法,四种表示方法,卡诺图,（二） 逻辑函数的表示法,11,2.逻辑表达式： 用“与”、“或”、“非”等运算来表达逻辑函数的表达式。,1.逻辑电路图:,12,3.真值表（逻辑状态表）,逻辑函数的表示方法,一输入变量，1种组合,二输入变量，4种组合,三输入变量，8种组合,13,二、逻辑函数四种表示方式的相互转换,1、逻辑电路图逻辑代数式,14,逻辑电路图到逻辑代数式原则： 逐级写出逻辑式，就是从输入端到输出端，依次写出各个门的逻辑式，最后写
3、出输出量Y的逻辑式。,逻辑代数式到逻辑电路图原则： 逻辑乘用与门实现，逻辑加用或门实现，求反运算用非门实现。,15,2、真值表逻辑代数式,四种表示方式的相互转换,16,真值表到逻辑代数式： 取Y=1（或Y=0）的逻辑变量组合列逻辑式。对一种组合而言，输入变量之间是与的逻辑关系。对应于Y=1，如果输入变量为1，则取输入变量本身（如A）；如果输入变量为0，则取其反变量（如 ）。而后取乘积项。各种组合之间，是或的逻辑关系，故取以上乘积项之和。,逻辑代数式到真值表： 写出输入变量的各种组合，而后根据逻辑式列出逻辑状态表。,17,（三） 逻辑函数的化简,利用逻辑代数的基本公式化简,18,结论: 异或门可
4、以用4个与非门实现,例2: 证明,19,异或门可以用4个与非门实现,20,组合逻辑电路的分析,特点:某一时刻的输出状态仅由该时刻电路的输入信号决定, 而与该电路在此输入信号之前所具有的状态无关。,组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,21,组合逻辑电路的设计,方法步骤:,22,例1: 交通灯故障监测逻辑电路的设计。,红灯R 黄灯Y 绿灯G,23,单独亮正常,黄、绿同时亮正常,其他情况不正常,组合逻辑电路的设计,设：灯亮为“1”，不亮为“0”， 正常为“0”，不正常为“1”。,例1,24,4、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,组合逻辑电路的设
5、计例1,25,5、用与非门构成逻辑电路,组合逻辑电路的设计例1,26,27,集成组合逻辑电路,3 七段显示译码器,2 译码器,4 加法器,1 编码器,28,本章应重点掌握的内容,1. 掌握组合逻辑电路设计的步骤，并能设计给定 逻辑功能的逻辑电路 ，用与非门实现，最多输 入变量个数4个。 2. 理解课上所讲的各种数字集成组合逻辑电路的 设计方法。,29,容易出现的问题,1.波形图：画时注意输入、输出的对应； 2.逻辑“与”符号为“”，不能用“x”； 3.逻辑运算没有除法和减法： XA=A，不能认为X=1 X+A=A，不能认为X=0 4.要求设计/画出逻辑图时，一般应先化简：最简“与或”式。,30
6、,第22章 时序逻辑电路,22.1 触发器 R-S触发器 D触发器 JK触发器 22.2 寄存器,31,第22章 触发器和时序逻辑电路,触发器类型,按功能,按结构,RS触发器,JK触发器,D触发器,T触发,主从触发器,维阻触发器,32,维持阻塞型D触发器的引脚功能,符号,D数据输入端,CP时钟脉冲,33,维持阻塞型D触发器的引脚功能(续),触发方式: 边沿触发 （时钟上升沿触发）,功能表说明： 在CP上升沿时，Q等于D； 在CP高电平、低电平和下降沿 时，Q保持不变,34,练习,题目:时钟CP及输入信号D 的波形如图所示，试画出各触发器输出端Q的波形，设各输出端Q的初始状态=0。,35,主从J
7、-K触发器,逻辑表达式,36,主从J-K触发器,R、S端功能,37,有多个J、K控制端的J-K触发器,38,触发器课堂练习,主从型J-K触发器,题目：时钟CP及输入信号D 的波形如图所示，试画出触发器输出端Q的波形，设输出端Q的初始状态=0。,39,例：P315习题22.1.7,40,（1）识别触发器类型，触发沿（上升沿、下降沿），确定输出输入逻辑式； （2）依据输入信号（注意清0、置1信号），逐级画出输出信号。 注意：有中间变量的，中间变量的波形 也应画出。,分析步骤：,41,22.2寄存器,22.2.1 数码寄存器(并行寄存器),一个D触发器组成1位的数码寄存器,CP上升沿,Q =D CP
8、高电平、低电平、 下降沿，Q不变,由D触发器组成，用于存放数码,42,22.2.2 串行移位寄存器,1. 用D触发器组成的移位寄存器,Di,Q4,43,13.6 寄存器,13.6.2 串行移位寄存器,1. 用D触发器组成的移位寄存器,经4个CP脉冲,Di 出现在Q4上,Q1 Q2 Q3 Q4,由D触发器组成的 串行移位寄存器 功能表,44,循环移位寄存器,经4个CP脉冲 循环一周,45,既具有串行输入又具有并行输入的移位寄存器,1 0 1 0,0,1,1,1,0,1,R=1 S=0 Q1=1,R=1 S=0 Q3=1,R=1 S=1 Q2不变,R=1 S=1 Q4不变,1,46,本课小结,1.
9、 触发器类型,(1)基本R-S触发器,(2)可控R-S触发器,47,(3) CP上升沿触发 维持 阻塞型 D触发器,触发器类型(续),（4）主从J-K触发器：下降沿触发,48,2. 重点掌握的内容,(1) 基本的R-S触发器电路图及真值表,(2) 维阻型D触发器符号,外部功能,(3) 会分析用D触发器构成的移位寄存 器的输出端的变化状态,49,第22章 时序逻辑电路,22.3 计数器,50,计数器:累计输入脉冲的个数，最后给出累计的总数。,计数器,加法计数器,减法计数器,可逆计数器,51,例：分析图中所示逻辑电路的逻辑功能，说明其用途，设初始状态为“000”。,52,（2）因初始状态为“000
10、”，故此时J、K端电平为： J0=1， K0=1 J1=1， K1=1 J2=0 ， K2=1,（3）根据此时JK触发器的状态得出各触发器下一时刻的状态“001”,（4）依次推算，直至返回至初始状态“000”为止。列出状态表。,53,CP J2=Q0Q1 K2=1 J1=1 K2=1 J0=Q2 K0=1 Q2 Q1Q0 0 0 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 1 2 0 1 1 1 1 1 0 1 0 3 1 1 1 1 1 1 0 1 1 4 0 1 1 1 0 1 1 0 0 5 0 1 1 1 1 1 0 0 0,注：F1的时钟由F0提供，故Q1只在Q0由“1”变为“0”时才翻转。,JK状态由本次触发器的状态决定,各触发器的状态则由上一时钟周期下的JK状态决定,结论：经过五个脉冲循环一次，为五进制计数器。,54,本节重点,1. J-K触发器的符号及功能,2. 会分析用D触发器和J-K触发器组成的加法计数器的计 数状态 方法：如例题所示,列出所有控制方程（JKD的状 态），依据控制方程得出下一个触发器Q状态。,
