单小区多载波上下行链路--基带数字变频算法

上传人:j****9 文档编号:54368979 上传时间:2018-09-11 格式:PPT 页数:33 大小:7.46MB
返回 下载 相关 举报
单小区多载波上下行链路--基带数字变频算法_第1页
第1页 / 共33页
单小区多载波上下行链路--基带数字变频算法_第2页
第2页 / 共33页
单小区多载波上下行链路--基带数字变频算法_第3页
第3页 / 共33页
单小区多载波上下行链路--基带数字变频算法_第4页
第4页 / 共33页
单小区多载波上下行链路--基带数字变频算法_第5页
第5页 / 共33页
点击查看更多>>
资源描述

《单小区多载波上下行链路--基带数字变频算法》由会员分享,可在线阅读,更多相关《单小区多载波上下行链路--基带数字变频算法(33页珍藏版)》请在金锄头文库上搜索。

1、,DSP单小区多载波模块算法,主讲人:田砾 2008-1-7,Email: Cell Phone: +86-138-1001-8967,1,2,背景2min 综测仪软硬件结构6min 算法需求分析5min 算法设计要点12min Q&A5min,概要,背景,TD-SCDMA单小区多载波 单载波占频带1.6MHz 一个小区同时支持3载波1主2辅 主载波公共控制信道、专用信道 辅载波专用信道 增加载波扩大小区吞吐量(容量) 无线资源管理一致性测试仪项目,3,5MHz同频组网“主异辅同”,4,背景,5,背景 综测仪软硬件结构 算法需求分析 算法设计要点,概要,硬件平台,6,硬件平台,7,软件平台,

2、8,上行信号处理流程,9,下行信号处理流程,10,背景 综测仪软硬件结构 算法需求分析 算法设计要点,概要,11,算法需求分析(下行),原有链路 支持发射指定单一载波的TD Burst 信号占用带宽1.6MHz 3020同一时间只支持设定单一载波 FPGA滤波、变速率、数据缓存 DSP提供强大的数字信号处理软件包,12,算法需求分析(下行),13,算法需求分析(下行),期望链路 支持发射合成3载波信号的TD Burst 信号最大占用带宽5MHzDSP芯片上,添加基带数字变频算法模块,并对FPGA上的数字信号处理算法做相应修改,14,背景 综测仪软硬件结构 算法需求分析 算法设计要点,概要,15

3、,算法设计要点(下行),1.6MHz vs 5MHz 原:DSP发送1倍速数据至FPGA 现:DSP发送4倍速数据至FPGA RRC滤波 原:FPGA 现:DSP 对FPGA的新需求 更改原有的滤波器系数和内插算法,16,17,算法设计要点(下行),1.6MHz vs 5MHz变速率与变频,数字角频率与模拟角频率: =T,=2时域中的连续信号经单位脉冲采样后,在频域中产生周期性函数,其周期等于采样角频率频率归一化很重要4倍速内插与高频镜像时域NCO,数字本振+数字混频,复载波,高精度、高灵活度难频域频谱直接搬移FFT中,采样频率,采样点数N,与频率分辨率 的关系补零对实质性结果没有影响,18,

4、基带数字变频时域算法(下行),算法设计要点(下行),Exhibition,19,基带数字变频频域算法(下行),算法设计要点(下行),Exhibition,20,算法设计要点(下行),RRC滤波器时域和频域的实现,与滚降因子,通过信号的单倍速数据速率、采样倍速有关不同采样倍速下RRC数字 滤波器不同时域卷积Remez(firpm) 常用三个参数:阶数N、频点F(升序0到1)、幅频响应A(升序) 奈奎斯特频率不等于采样频率,是其一半 返回长度N+1的线性相位FIR滤波器系数(实对称),N偶数(峰值) 等波纹,频率选择性 阻带衰减越大,通带波动性越大,阶数越高越好频域乘积H() 算清楚频率分辨率和中

5、心点位置,N=47,4倍速RRC滤波器,21,Exhibition,N=47,8倍速RRC滤波器,22,Exhibition,N=100,8倍速RRC滤波器,23,Exhibition,24,算法设计要点(下行),对FPGA的新需求,增大对DSP下行数据的缓冲区结合整个下行基带和射频链路的情况设计补偿滤波器(项目中进一步实践修改)DAC通带效应 时域矩形脉冲与频域的sinc函数 采样频率越高越好!ADC孔径效应(上行) 采样、量化、编码需要的时间,输出不确定性 例:FPGA 2倍速内插数据,数字低通滤波器,8倍速经LVDS运送信号至3020,25,算法设计要点(下行),作为DSP模块的特殊考虑

6、,建立RRC滤波器系数表“速度快”用共轭法实现IFFT“速度快”公用数组“防止栈溢出”尽量用尽可能多的位数计算中间变量和保存结果“精度高”采用频域频谱搬移,放弃NCO“精度高”.,DSP-FPGA 4倍速数据,26,Exhibition,DSP-FPGA 4倍速数据,27,Exhibition,补偿滤波器设计(1),28,Exhibition,补偿滤波器设计(1),29,Exhibition,FPGA 2倍速内插数据,数字低通滤波器,8倍速经LVDS运送信号至3020设计LPF补偿滤波器,确定过渡带起始频率(截至频率),过渡带截止频率 (阻带起始频率)固定阶数,例如48阶改变滤波器的阻带起始频率,观察RRC与补偿滤波器的联合幅频响应观察2.74MHz至2.8MHz干扰频谱对LPF信号影响不大48阶、通带波动-0.2dB+0.2dB、阻带衰减低于47dB项目中进一步实践修改,补偿滤波器设计(2),30,Exhibition,补偿滤波器设计(3),31,Exhibition,补偿滤波器设计(3),32,Exhibition,33,Thank you for coming!,We are Thinking for Innovations.,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 生活休闲 > 科普知识

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号