《数字电子技术基础-模拟试题及答案》由会员分享，可在线阅读，更多相关《数字电子技术基础-模拟试题及答案（6页珍藏版）》请在金锄头文库上搜索。
1、 74LS191 功能表LDCTDU /CP D0 D1 D2 D3Q0 Q1 Q2 Q30 d0d1 d2 d3 1 0 0 1 0 1 1 1 d0 d1 d2 d3 加法计数 减法计数 保持命 题 人 ：审 题 人 ：命 题 时 间：系名 专业 年级、班 学号 姓名 数字电子技术数字电子技术 课程试题（课程试题（ 卷）卷）题号一二三四五六七八九十总分得分（请将答案写在答题纸上，答在试卷上不给分）（请将答案写在答题纸上，答在试卷上不给分） 一一选择题（选择题（16 分）分）1已知，下列结果正确的是（D D ）ABABBAYa Y=A bY=B c dY=1ABY2已知 A=（1044）10
2、（下标表示进制） ，下列结果正确的是（D D ） a A=（10101）2 bA=（0A8）16 c A=（124）8 dA=（2021）5 3下列说法不正确的是（ A ）a当高电平表示逻辑 0、低电平表示逻辑 1 时称为正逻辑b三态门输出端有可能出现三种状态（高阻态、高电平、低电平）cOC 门输出端直接连接可以实现正逻辑的线与运算d集电极开路的门称为 OC 门 4以下错误的是（ C C ） a数字比较器可以比较数字大小 b 半加器可实现两个一位二进制数相加c编码器可分为普通全加器和优先编码器d上面描述至少有一个不正确 5下列描述不正确的是（A ） a触发器具有两种状态，当 Q=1 时触发器处
3、于 1 态 b时序电路必然存在状态循环存在状态循环 c异步时序电路的响应速度要比同步时序电路的响应速度慢 d主从 JK 触发器具有一次变化现象 6电路如下图（图中为上升沿 Jk 触发器） ，触发器当前状态 Q3 Q2 Q1为“100” ，请问在时钟作 用下，触发器下一状态（Q3 Q2 Q1）为（C）a “101” b “100” c “011” d “000” 7电路如下图，已知电路的当前状态 Q3 Q2 Q1 Q0为“1100” ，74LS191 具有异步置数的逻辑功 能，请问在时钟作用下，电路的下一状态（Q3 Q2 Q1 Q0）为（ D ）a “1100” b “1011” c “1101
4、” d “0000” 8下列描述不正确的是（C ） aEEPROM 具有数据长期保存的功能且比 EPROM 在数据改写上更方便 bDAC 的含义是数-模转换、ADC 的含义是模数转换 c积分型单稳触发器电路只有一个状态积分型单稳触发器电路只有一个状态 d上面描述至少有一个不正确二判断题（二判断题（9 分）分）1TTL 输出端为低电平时带拉电流的能力为 5mA（ 1 ） 2TTL、CMOS 门中未使用的输入端均可悬空（1 ） 3当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果 关系称为与运算。 （1） 4将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作
5、的电路称为译码器。 （2） 5设计一个 3 进制计数器可用 2 个触发器实现（ 1 ） 6移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模 值 n 的计数器。所以又称为移存型计数器（ 2 ） 7 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ 1 ） 8 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ 2 ） 9 DRAM 需要定期刷新，因此，在微型计算机中不如 SRAM 应用广泛（ 1）三计算题（三计算题（8 分）分） 1、在如图所示电路中，Ucc=5V，UBB=9V，R1=
6、5.1k， R2=15k，Rc=1k，=40，请计算 UI 分别为 5V，0.3V 时输出 UO的大小？。密线封A B B系名 专业 年级、班 学号 姓名 2已知一个 8 位权电阻 DAC 系统的参考电源 UREF= -16V，转换比例系数为 1。当RRF2输入最大时输出近似为 16V，请求当 8 位二进制输入数码用 16 进制表示为 30H 时的模拟信号 输出电压 UO四分析题（四分析题（24 分）分）1分析下面的电路并回答问题（1）写出 Y1、Y3、Y 的输出表达式 （2）列出输出 Y 的真值表 （3）说明电路的逻辑功能2分析下面的电路并回答问题（触发器为 TTL 系列） （分析时请考虑异
7、步复位信号的作用）（1）写出电路激励方程、状态方程、输出方程 （2）画出电路的有效状态图该电路具有什么逻辑功能并说明能否自启动五应用题（五应用题（43 分）分）1请用 74LS138 设计一个三变量的多数表决电路。具体要求如下：（1）输入变量 A、B、C 为高电平时表示赞同提案（2）当有多数赞同票时提案通过，输出高电平 74LS138 的逻辑功能及引脚图如下：74LS138 译码器真值表TS21SS A2A1A0输 出0全 11全 1100 0 000Y，其余为 110imiimY ，其余为 12请用卡诺图化简下面的逻辑函数给定约束条件为：AB+CD=0DCACBADCBAY ）（3 74LS
8、161 逻辑符号及功能表如下 74LS161 功能表 CTP CTT CP D0 D1 D2 D3CRLDQ0 Q1 Q2 Q30 1 0 d0d1 d2 d3 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 d0 d1 d2 d3 正常计数保持（但 C=0）保持（1）若 161 当前状态 Q3 Q2 Q1Q0为 0111，D0 D1 D2 D3为“全 1” ，=0 并保持，请画出在两个 CP作用下的状态转LD 换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门 电路）4请用 555 定时器实现一个单稳态触发电路（暂态时间为1S） ，555 定时器功能表及引脚图如下：
9、555 定时器的功能表UI1 UI2 DR输出 UO TD状态 0 1CCU32CCU31 1CCU32CCU31 1CCU32CCU310 导通0 导通1 截止保持 保持1 截止密封线真值表ABCY 0000 0010 0100 0111 1000 1011 1101 1111系名 专业 年级、班 学号 姓名 答题纸答题纸题号一二三四五六七八九十总分得分一 （本大题 8 小题每小题 2 分共 16 分）1D 2D 3A 4C 5A 6C 7D 8C二二（本大题 9 小题每小题 1 分共 9 分） 1 2 3 4 5 6 7 8 9 三三（本大题 2 小题每小题 4 分共 8 分） 1 结果正
10、确结果正确 1 分，步骤正确分，步骤正确 3 分，参考结果如下：分，参考结果如下： UI=5V，UO0.3V UI=0.3V，UO5V 2 结果正确结果正确 1 分，步骤正确分，步骤正确 3 分，参考结果如下：分，参考结果如下：UO=3V 四四（本大题 2 小题每小题 12 分共 24 分）1 （1）（4 分） 真值表ABCCABCBABCAYYYY432ABCY 0000 0011 0101 0111 1001 1011 1101 1110（2）真值表见右表，利用摩根定理变换过程如下（5 分）：CBCABABACCABCBAABCACBBCAABCCABCBABCAABCCABCBABCAY
11、) () () ( 仿真波形如下（3）结论（3 分） 由真值表及仿真波形可看出，当电路输入端 A、B、C 不完全相同时，电路输出 Y 为“1” ； 否则，输出 Y 为“0” 。该电路又称为三变量不一致电路。2 （1） J1=1 K1=1； ； QnJ 12QnK 12QQJnn213QQKnn213； nQY3QQnn11 1QQQQQQQnnnnnnn2121211 2复位： （5 分）QQQQQQQnnnnnnn32132113QQRnn23D（2） （4 分）（3）可以自启动的六进制加法计数器（3 分）五应用题（五应用题（43 分）分） 1 （1）逻辑抽象，求出真值表，有：）逻辑抽象，求出真值表，有：（2）变换）变换 令 74LS1383 线-8 线译码器的地址端分别为 A2=A、A1=B、A0=C，则76537653mmmmmmmmY（3）画出电路如下2ACDABY3（1）011111111111（2）电路如右 4 电路如右，参考参数如下：R=230k C=4uF线封密
