时脉与电源管理员

《时脉与电源管理员》由会员分享，可在线阅读，更多相关《时脉与电源管理员（60页珍藏版）》请在金锄头文库上搜索。

1、5-1,時脈與電源管理員,5-2,大綱,時脈與電源管理員簡介 時脈管理員簡介 電源管理員簡介 時脈管理員 重置與電源模式 外部硬體的考量,5-3,時脈與電源管理員簡介,時脈與電源管理員管理以下功能 控制每個單元的時脈 管理不同電源管理員操作模式間的轉換 加速模式 執行模式 閒置模式 睡眠模式 處理器重置 以切換到不同的電源管理模式 藉由針對個別應用切換各種不同電源管理員操作模式，可最佳化效能以及電源消耗,5-4,時脈管理員簡介,提供每個週邊單元固定的時脈。 關閉任何沒有在使用的單元的時脈，以降低電源的消耗。 大部分的週邊設備的時脈可使用時脈致能暫存器(Clock Enable Register

2、- CKEN) 或者經由週邊的控制暫存器中的位元來關閉。 提供可程式的頻率時脈供LCD控制器、記憶體控制器與CPU使用。 這些時脈彼此相依 來自同一個內部相位鎖定迴路(PLL)所產生的時脈來源。,5-5,設定相位鎖定迴路,參數L(外部記憶體), M(執行模式), N(加速模式)可以決定頻率組合，並非所有的頻率組合都是有效的。 根據以下的步驟來設定PLL的頻率： 決定出最快的同步記憶體(SDRAM)之頻率需求。 若SDRAM頻率低於99.5MHz，則記憶體頻率必須為SDRAM頻率的兩倍。 記憶體控制器內的SDRAM時脈倍率必須設定為2 。 若SDRAM頻率等於99.5MHz，則記憶體頻率等於SD

3、RAM頻率。 變更核心時脈組態暫存器(CCCR)內的L值 外部同步記憶體頻率可設定為99.5MHz、118.0MHz、132.7MHz、147.5MHz、165.9MHz等的近似值 若SDRAM時脈倍率為2，則頻率減半。,5-6,設定相位鎖定迴路(cont.),執行模式(Run mode)的核心頻率 應用程式的程式碼偶爾會從外部記憶體做抓取動作時適用 變更核心時脈組態暫存器(CCCR)內的M值 核心頻率通常為記憶體頻率的1倍、2倍或4倍 加速模式(Turbo mode)的核心頻率 應用程式的程式碼整個都在快取記憶體內時適用 任何從外部記憶體抓取程式碼的動作都會降低核心運算效能 變更核心時脈組態

4、暫存器內的N值 核心頻率通常為執行模式的1.0、1.5、2.0或3.0倍 依據所需的記憶體核心頻率設定記憶體控制器與LCD控制器組態 進入頻率改變程序,5-7,核心時脈組態暫存器(CCCR),CCCR控制核心時脈頻率，核心、記憶體控制器、LCD控制器以及DMA控制器等的頻率皆由此取得。 晶體頻率至記憶體頻率之倍數(L)、執行模式頻率至記憶體頻率之倍數(M)、執行模式頻率至加速模式頻率之倍數(N)都在此暫存器內被設定。 時脈頻率如下所示： 記憶體頻率 = 3.6864MHz 晶體頻率 晶體頻率至記憶體頻率之倍數(L) 執行模式頻率 = 記憶體頻率 執行模式頻率至記憶體頻率之倍數(M) 加速模式頻

5、率 = 執行模式頻率 執行模式頻率至加速模式頻率之倍數(N) 以外部記憶體或LCD的需求來選擇L值。 也可以將L設為常數，當改變M與N時，允許頻率在執行與加速模式之間改變，而不會干擾記憶體的設定。 以匯流排頻寬的需求與最小核心效能的需求為基礎來選擇M值。 以最高核心效能的需求為基礎來選擇N值。,5-8,電源管理員簡介,控制所有內部電源範圍，外部電源供應功能以及進入及離開各種電源模式的單元 時脈與電源管理員會控制應用處理器上所有的電源模式或特殊時脈模式的進入與離開。 加速模式 核心以其最高的頻率來執行 少量地外部記憶體的存取 執行模式 核心以正常頻率來執行 繁頻地外部記憶體的存取 閒置模式 除了

6、核心沒有供應時脈之外，系統其餘的部分依然正常運作。 睡眠模式 應用處理器會處於最低的電源消耗狀態，同時維持I/O狀態、RTC及時脈與電源管理員的狀態。 喚醒時系統必須重新開機，大部分的內部狀態會消失。 在睡眠模式時，核心電源必須接地，以防止電流流失。,5-9,電源管理員簡介(cont.),應用處理器重置 硬體重置(Hardware Reset) nRESET被視為一個不可遮蔽的完全重置 使用時機* 電源開機* 系統沒有任何資訊需要被保留時 看門狗重置(Watchdog Reset) 利用看門狗計時器來重置整個系統，時脈與電源管理除外。 利用程式碼使用看門狗功能 如果當程式碼無法完成一個指定的程

7、序時，應用處理器會假設發生一個嚴重的系統錯誤，並且觸發看門狗重置。 GPIO重置(GPIO Reset) 透過GPIO交替功能暫存器來致能GPIO重置 保留記憶體控制器暫存器的狀態，部分時脈、電源管理員與RTC的狀態。,5-10,時脈管理員,應用處理器的時脈系統包含5個主要的時脈來源： 32.768kHz振盪器 3.6864MHz振盪器 可程式頻率核心PLL 95.85MHz固定頻率週邊 147.46MHz固定頻率 時脈管理員也透過時脈閘控(clock gating)的方式來減少電源的損耗。,5-11,時脈管理員(cont.),PXbus為一個介於核心、DMA/Bridge、LCD控制器與記憶

8、體控制器之間的內部匯流排。 匯流排執行時脈為執行模式頻率的1/2 為了達到最佳效能，PXbus的執行時脈越快越好。 舉例說明 若目標核心頻率為200MHz，則會以200MHz的執行模式替代200MHz的加速模式，匯流排便以100MHz來運作。 提升PXbus頻率可幫助減少存取不可快取記憶體所產生的延遲。,5-12,5-13,32.768kHz振盪器,不需要外部電容。 低耗電與低頻率的振盪器，提供RTC和電源管理員時脈。 硬體重置 在硬體重置後關閉，RTC和電源管理員便無法使用，所以用3.6864MHz振盪器取代此振盪器。 軟體寫入振盪器之組態暫存器(OSCC)內的振盪器之OON位元，來致能32

9、.768kHz。 等待時脈穩定之後，再設定組態RTC和電源管理員來使用32.768kHz振盪器。 可以選擇是否要使用32.768kHz振盪器。 睡眠模式 提供最少的電源消耗。 在電源敏感度較低的應用程式，為了節省成本，可以關閉在OSCC裡的32.768kHz振盪器，並且保持該腳位浮接(不需要使用外部晶體)。 如果在系統內不使用32.768kHz振盪器，RTC和電源管理員的頻率會來自3.6864MHz除以112(32.914kHz)來產生。 在睡眠模式時，若3.6864MHz振盪器持續致能時，則會消耗數百微安培的額外電源。 振盪器之電源關閉致能之致能位元(OPDE)將決定在睡眠模式時是否致能3.

10、6864MHz振盪器。,5-14,振盪器之組態暫存器(OSCC),OSCC控制著32.768kHz振盪器的組態。 OSCC包含2個位元 OON位元 : 只可設定(set-only) OOK位元 : 唯讀(read-only) OON位元 只能透過軟體致能外部32.768kHz振盪器。 當振盪器被致能後，最多需要耗費10秒達到穩定狀態。 當振盪器達到穩定狀態時，應用處理器會設定OOK位元。 OOK位元 當OOK位元被設定，由32.768kHz振盪器產生時脈來供應RTC和電源管理員。此外3.6864MHz振盪器也會使用。 OPDE位元則允許3.6864MHz振盪器在睡眠模式時被關閉。 若OOK位元

11、被清除時，則會忽略此OPDE位元(視同已被清除)。 OOK只可藉由硬體重置來重置。,5-15,3.6864MHz振盪器,不需要外部電容。 提供主要的時脈來源給應用處理器使用。 提供參考頻率 On-chip PLL頻率乘法器 同步序列埠(SSP) 脈衝寬度調變器(PWM) 作業系統計時器(OST) 硬體重置 在硬體重置之後，3.6864MHz振盪器也會提供頻率給RTC和PM。 使用者可以致能32.768kHz振盪器，待32.768kHz振盪器的頻率穩定後，32.768kHz振盪器將會驅動RTC和PM。 當32.768kHz振盪器為致能而且穩定時(在OSCC內的OON位元和OOK位元皆設定) ，在

12、睡眠期間可以經由設定OPDE位元來關閉3.6864MHz振盪器。,5-16,核心相位鎖定迴路,核心PLL提供時脈來源給CPU核心、記憶體控制器、LCD控制器和DMA控制器。 核心PLL使用3.6864MHz振盪器作為頻率參考，乘以下列變數來得到其頻率： L：晶體頻率對記憶體頻率的乘數，設定為27、32、36、40或45。(3.6864Mhz x 27 99.5Mhz) M：記憶體頻率對執行模式的頻率的乘數，設定為1或2。 N：執行模式的頻率對加速模式的頻率的乘數，設定為1.0、1.5、2.0或3.0。 當應用處理器正在運算時，不要選擇不在應用處理器支援範圍的電壓與封裝類型之頻率組合。 SDCL

13、K不可大於100MHz。 若MEMCLK大於100MHz，則在記憶體控制器裡，SDCLK和MEMCLK的比率必須設定為1 : 2。,5-17,5-18,95.85MHz週邊相位鎖定迴路,提供許多週邊區塊的外部介面時脈來源。 48MHz : UDC、USB、FICP 33MHz ; I2C 20MHz ; MMC 產生的頻率並沒有完全等於所需的頻率，這是由於所選的晶體與單元之間的缺乏完美地最小公倍數(LCM)。 時脈頻率會維持在每個單元所能忍受的範圍內。 若使用3.6864MHz以外的震盪器，週邊區塊介面的時脈頻率可能無法產生所需的鮑率。,5-19,147.46MHz週邊相位鎖定迴路,提供許多週

14、邊區塊的外部介面時脈來源。 14.75MHz : UARTs 12.288MHz : AC97 可變頻率 : I2S 產生的頻率並沒有完全等於所需的頻率，這是由於所選的晶體與單元之間的缺乏完美地最小公倍數(LCM)。 時脈頻率會維持在每個單元所能忍受的範圍內。 若使用3.6864MHz以外的震盪器，週邊區塊介面的時脈頻率可能無法產生所需的鮑率。,5-20,時脈閘控(Clock Gating),透過CKEN暫存器來關閉個別的單元的時脈。 當模組沒有被使用時，其組態位元應該關閉。 在硬體重置之後，任何沒有使用的模組必須關閉其時脈。 若模組處於暫時停止的狀態時，且該單元不具備時脈閘控的功能時，則可以

15、利用CKEN暫存器來關閉該單元的時脈。 當一個模組的時脈關閉時，其暫存器依然為可讀寫。 AC97為例外，若其時脈已關閉，則完全無法存取。,5-21,重置與電源模式,時脈與電源管理員單元決定應用處理器的重置、電源程序與電源模式。 每一種模式的行為在運作中都不相同，且具有特定的進入與離開程序。 重置與電源模式有： 硬體重置(Hardware Reset) 看門狗重置(Watchdog Reset) GPIO重置(GPIO Reset) 執行模式(Run Mode) 加速模式(Turbo Mode) 閒置模式(Idle Mode) 頻率改變程序(Frequency Change Sequence)

16、睡眠模式(Sleep Mode),5-22,硬體重置,讓所有在應用處理器裡的單元重置為已知狀態 可以觸發nRESET腳位 。 當電源開啟與完全重置時才會需要使用此硬體重置。,5-23,引發硬體重置,當nRESET腳位被外部來源降低成低電位時，不論是哪種操作模式，將引發硬體重置。 沒有任何方法可以遮蔽或是關閉來自外部腳位對應用處理器的重置。 nRESET-OUT腳位也會被觸發。 nRESET必須在一定時間(tDHW_NRESET)內保持低電位，讓系統達到穩定狀態，以及讓重置的訊息傳遞到各個單元。,5-24,硬體重置期間之行為,所有內部暫存器和單位都維持其預先定義的重置狀態。 除了3.6864MHz振盪器之外，沒有任何東西在應用處理器裡是處於運作狀態的。 內部時脈停止且晶片是靜止的。 所有動態記憶體的內容在硬體重置期間會全部遺失。,5-25,完成硬體重置,為了完成硬體重置，必須移除nRESET腳位的觸發。 在nRESET的觸發移除之前，所有的電源供應必須保持穩定一段時間(tD_NRESET)。 在nRESET的觸發移除之後的程序： 3.6864MHz振盪器和內部PLL時脈產生器等待達到穩定狀態。 nRESET_OUT腳位觸發移除。 開始一般開機(boot-up)程序。 所有應用處理器單元回到它們預先定義的重置狀態。 軟體必須檢查重置控制狀態暫存器(RCSR)來判定重新開機的原因。,