《数字逻辑与数字系统 时序逻辑1》由会员分享，可在线阅读，更多相关《数字逻辑与数字系统 时序逻辑1（60页珍藏版）》请在金锄头文库上搜索。
1、1,时序电路的特点：具有记忆功能。,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,第四章 时序逻辑,时序电路的基本单元：触发器。,2,一、集成双稳触发器,1、双稳触发器的基本特性,(1)有两个互非的输出端Q和 . (2)有两个稳定的状态：“1”态=Q=1，=0 “0”态=Q=1， =0。在没有外界的作用时，触发器保持原来的稳定状态不变。 （3）在一定的外界信号的作用下，触发器可以从一个稳定状态转变到另一个稳定状态。,2、触发器分类 按是否有时钟分:（1）没有时钟输入端的基本触发器； : （2）有时钟输入端的时钟触发
2、器。,3,3、几个术语和符号 现态：Qn， 次态：Qn+1， 次态方程（状态方程、特征方程）：Qn+1=f（Qn，X） 其中X为输入集合。,按功能分：有R-S触发器、D型触发器、JK触发器、T型等； 按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式 。,4,4、基本 RS 触发器,反馈,反馈,正是由于引入反馈，才使电路具有记忆功能 !,5,输入RD=0, SD=1时,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,若原状态：,0,1,1,1,1,0,1,0,输出变为：,置“0”！,6,输入RD=1, SD=0时,若原状态：,1,0,1,0,1,0,0,1,输出变为：,若原状
3、态：,0,0,1,1,0,1,0,1,输出保持：,置“1” ！,7,输入RD=1, SD=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保持原状态：,保持！,8,输入RD=0, SD=0时,输出：全是1,注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。,基本触发器的功能表,复位端,置位端,逻辑符号,9,特性表：,Qn R S Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 1 1 0 1 11 0 0 1 1 1 ,得状态方程：(由卡诺图)（约束条件）,
4、10,1. 触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,2. 在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。,小结,11,5、 D触发器,12,CP=0时，a、b门被堵，输出保持原态：,0,13,CP=1时，a、b门被打开，输出由D决定：,若D=0,1,0,1,1,0,0,1,若D=1,1,1,0,0,1,1,0,结论：Qn+1 = D(cp=1有效),14,功能表,Q,例：画出D触发器的输出波形。初态Q=0,D,1
5、5,6、 同步RS触发器,“ 同步 ”的含义：由时钟CP决定R、S能否对输出端起控制作用。,直接清零端,直接置位端,16,直接清零端,直接置位端,直接清零端、置位端的处理：,17,CP=0时,0,触发器保持原态,CP=1时,18,RS触发器的功能表,简化的功能表,Qn+1 -下一状态（CP过后）,Qn-原状态,逻辑符号,19,简化的功能表,由它的功能表可见：在R、S不相等时，Q 服从于 S !,这是一个值得重视的规律，有必要进一步归纳和进行形象化的表达。,特性方程： Qn+1=S+RQn （cp=1有效）RS=0 （约束条件）,20,R、S不相等时，信息传送路径的形象化表达 ：,该电路的信息传
6、送规律在今后的学习过程中，将会多次使用。,21,例：画出RS触发器的输出波形 。假设Q的初始状态为 0。,CP,R,S,Q,使输出全为1,CP撤去后 状态不定,22,同步 R-S 触发器的小结,1. 当CP = 0 时,无论R、S 为何种取值组合，输出端均“保持原态”；,2.只有当CP=1 时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。,23,24,7、主从JK触发器,JK触发器的功能最完善，有两个控制端J、K。,工作原理见CAI,特性方程： Qn+1=JQn+KQn （ 有效）,25,功能表,JK触发器的功能小结：,1. 当J=0、K=0时，具有保持功
7、能；,2. 当J=1、K=1时，具有翻转功能；,3. 当J=0、K=1时，具有复位功能；,4. 当J=1、K=0时，具有置位功能。,26,时序图,保持,27,例：画出主从 JK 触发器输出端波形图。,28,常用“专业术语”介绍,29,主从JK 触发器的小结,1. 熟练掌握JK触发器逻辑符号的全部含义。,2. 熟练掌握并正确运用JK触发器的功能表。,30,8、集成边沿触发器,主从JK触发器虽然只在时钟下降沿改变状态，但由于两步到位，在CP =1期间对外一直是开放的，易接受干扰信号。出现了边沿触发器。边沿触发器是在时钟信号的每一边沿（上升沿或下降沿）才能对输入信号作出响应并引起状态翻转。,1）、负
8、边沿JK触发器下图是一种负边沿触发的JK触发器图。它用两个与或非构成基本RS 触发器，用两个与非门来接受JK 信号。,31,32,A、当CP =0 时，两个与非门被封锁，输出 ， 使触发器的输出保持不变。,B、当CP=1时，触发器处于“自锁”状态，输出也不变：见书P62； C、当CP由1变0时，有 ：Qn+1=JQn+KQn （ 有效）,33,例：假设初始状态 Q n = 0 ，画出Q1和Q2 的波形图。,Q1,Q2,看懂逻辑符号 ；,熟练使用功能表 。,Qn+1=Qn,34,2)、维持-阻塞D触发器,如图为正边沿触发的维持-阻塞D触发器的逻辑图。 特性方程为：,（ 有效）,D1 D2,35,
9、36,9、T触发器,将J=K=T代入JK触发器特性方程，得T触发器特性方程为：,（ 有效）,当T=1时，为T触发器,（ 有效）,37,功能表,逻辑符号:,设初态为0,38,9、触发器逻辑功能的转换,被转换的触发器的功能包含目的触发器的功能。,例如：JK触发器,1. 当J=0、K=0时，具有保持功能；,2. 当J=1、K=1时，具有翻转功能；,3. 当J=0、K=1时，具有复位功能；,4. 当J=1、K=0时，具有置位功能。,因此，JK触发器可以转换成其他多种触发器。,39,1）、JK触发器转换成D触发器,JK: Qn+1=JQn+KQn （1）,D:Qn+1 = D（2） 依特性方程一致原则
10、有: JQn+KQn=D 令 Qn=0, J=DQn=1, K=D 即K=D或（2）化为：Qn+1 = D= DQn+DQn 与（1）比较得： J=D，K=D,40,2）、JK触发器转换成T触发器,T：,JK: Qn+1=JQn+KQn,比较得： J=K=T,41,3）、D触发器转换成T触发器,D:Qn+1 = D,T：,得：,42,二、锁存器、寄存器、移位寄存器,1、锁存器,D锁存器：Qn+1 = D(cp=1有效),74LS373锁存器见CAI,一位时控D触发器只能传送或存储一位二进制数据。如何一次传送或存储多位二进制数据？,43,2、寄存器,维持-阻塞型D触发器：Qn+1 = D(cp
11、有效),74LS374 8D寄存器见CAI课件,寄存器通常由若干个维持-阻塞型D触发器组成的逻辑构件。,一位触发器寄存一位二进制代码，寄存n位代码，则需要n个触发器的时钟端连接构成n位寄存器。,从寄存数据的角度看，锁存器和寄存器的功能相同，但有区别，见教本P65！,44,3、移位寄存器,在时钟信号控制下，将所寄存的数据向左或向右移位的寄存器，称为移位寄存器。,如图为4位右移位寄存器的逻辑图。,D Q,D,D,2,3,4,Q4,串行输入,并行输出,串行输出,连接关系满足：Di=Qni-1,1,45,串入串/并出单向移位器,CP,X,Q1 Q2 Q3 Q4,0 1 2 3 4,1 0 1 1,0
12、0 0 01 0 0 00 1 0 01 0 1 01 1 0 1,并行输出： 1 1 0 1,串出,同样方法可构成左移位寄存器，连接关系满足：Di=Qni+1,动态演示见CAI！,46,四位并入 - 串出的左移寄存器,初始状态： 设A3A2A1A0 1011,在存数脉冲作用下， Q3Q2Q1Q0 1011 。,D0 0,D1 Q0,D2 Q1,D3 Q2,下面将重点讨论蓝颜色电路移位寄存器的工作原理。,47,D0 0,D1 Q0,D2 Q1,D3 Q2,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0 0 0
13、0,0 0 0 0,0 0 0 0,0 0 0 0,设初态 Q3Q2Q1Q0 1011,用波形图表示如下：,48,四位串入 - 串出的左移寄存器：,四位串入 - 串出的右移寄存器：,双向移位寄存器的构成：只要设置一个控制端S，当S0 时左移；而当S1时右移即可。集成组件 电路74LS194就是这样的多功能移位寄存器。,49,R右移串行输入,L左移串行输入,A、B、C、D并行输入,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向QD移动),左移(从QD向QA移动),并行输入,50,三、计数器,1、 计数器的功能和分类,1）. 计数器的作用,记忆输入脉冲的个数；
14、用于定时、分频、产生节拍脉冲及进行数字运算等等。,2）. 计数器的分类,按工作方式分：同步计数器和异步计数器。,按功能分：加法计数器、减法计数器和可逆计数器。,按计数器的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,51,计数器的分析,计数器的设计,电路由触发器构成,电路由集成组件构成,用触发器实现,用集成组件实现,计数器的研究内容,52,2、 同步计数器的分析,同步计数器的特点：在同步计数器内部，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。,例1 分析图3.12所示的同步计数器见课件CAI！,同步计数器的分析的一般步骤: 见教本P67,53,例2：三位二进制同步加法计数器。,54,分析步骤:,1. 先列驱动方程：,J2 = K2 = Q1Q0,J1 = K1 = Q0,J0 = K0 = 1,Q0： 来一个CP，它就翻转一次；,Q1：当Q01时，它可翻转一次；,Q2：只有当Q1Q011时，它才能翻转一次。,55,2. 再列写状态转换表，分析其状态转换过程。,
