存储器技术2

《存储器技术2》由会员分享，可在线阅读，更多相关《存储器技术2（52页珍藏版）》请在金锄头文库上搜索。

1、人一能之，已百之； 人十能之，已千之；,第5章 存储器技术,5.1 存储器分类与性能指标 5.2 只读存储器 5.3 随机存储器 5.4 高速缓冲存储器 5.5 虚拟存储器及其管理技术 5.6 存储器地址译码方式及译码电路的设计 5.7 存储器与CPU的连接,存储器是计算机用来存放数据和程序的部件 微型计算机系统对存储器的要求是容量大、速度快、成本低，但三者在同一存储起中不可兼得 内存指得是能被CPU直接访问的主存储器和高速缓冲存储器,5.1 存储器分类与性能指标,5.1.1 内存和外存 按存储器用途分类，可以分成内部存储器和外部存储器。 1.内部存储器 内部存储器位于计算机主机的内部，用来存

2、放当前正在使用的或经常使用的程序和数据，CPU可直接对它进行访问。内存的存储速度较快，一般由半导体存储器件构成。 2.外部存储器 外部存储器也称为外存，是辅助存储器，外存的特点是大容量，所存的信息既可以修改，也可以保存，存取速度较慢，要有专用的设备来管理。,5.1.2 半导体存储器的分类,半导体存储器按照制造工艺和存取方式进行分类 按制造工艺分类:分为双极型和MOS型 双极型特点：速度快、但集成度低、功耗大、价格偏低。 按存取方式分类:分为RAM和ROM,5.1.3 半导体存储器的性能指标,衡量半导体存储器的性能指标有：存储容量、存储速度、功耗、可靠性、价格、性价比、体积、重量、电源种类等。,

3、5.2 只读存储器,只读存储器ROM是指在机器运行期间，只能读出事先写入的信息，而不能将信息写入其中的存储器。它主要用来保存固定的程序和数据。 5.2.1 EPROM 比较典型的EPROM芯片有： Intel2716(2K8)、 Intel2764(8K8) 、 Intel27512(64K8)等。它们皆为双列直插式芯片,1EPROM的工作原理 EPROM的编程过程是对某些单元写入“0”的过程，EPROM在初始状态下，所有的位均为“1”，写入时只能将“1”改变为“0”，用紫外光照后才能将“0”变为“1”。信息可以长期保存。保存的时间，与芯片所处的温度、光照等环境有关。例如在20的温度下信息可保

4、存10年以上；若将芯片置于紫外灯下照射，则信息将在几十分钟内丢失。,2典型的EPROM芯片介绍 Intel2764的容量为8K8，Intel2764芯片各引脚图如下：,引脚功能,工作方式,2764与CPU连接,5.2.2 EEPROM,EEPROM的典型芯片有:Intel2816/2817、2816A/2817A（2K8）和2864A（8K8）。 1EEPROM的工作原理 EEPROM为电可擦除可编程的只读存储器，它比EPROM使用方便。它可以以字节为单位进行内容改写，而且无论是字节还是整片改写，均可在应用系统中在线进行。擦除操作一般是在写入过程中自动完成，但擦除、改写时间较读取时间长，约为1

5、0ms（读取时间是200250ns），且写入次数有限，约为几百次到几万次。,2典型的EEPROM芯片介绍 Intel2864A为例，其引脚图如下：,其最大工作电流160mA，维持电流60 mA，典型读出时间250ns，最大写入时间10ms, 用+5V供电。,引脚功能图,工作方式图,5.3 随机存储器RAM,随机存取存储器RAM在工作时可以随时读出或写入信息的存储器，主要用来存放当前运行的程序、各种输入输出数据、中间运算结果及堆栈等; 随机存储器可分为双极型和MOS型两种。双极性RAM主要用在高速微型计算机中，微型计算机广泛使用的是MOS型RAM; MOS型RAM分为静态RAM（SRAM）和动态

6、RAM（DRAM）两类。,5.3.1 静态随机存储器SRAM,1.静态RAM组成 静态RAM通常由地址译码器，存储矩阵，控制逻辑和三态数据缓冲器组成。存储器芯片内部结构图如下所示：,存储矩阵 一个基本存储单元存放一位二进制信息，一存储器芯片中的基本存储单元电路按字结构或位结构的方式排列成矩阵。 字结构方式读/写一个字节的8位制作在一块芯片上，若选中则8位信息从一个芯片中同时读出，但芯片封装时引线较多。例如1K的存储器芯片由1288组成，访问它要7根地址线和8根数据线。 位结构是一个芯片内的基本单元做不同字的同一位。例如1K的存储器芯片由10241组成，访问它要10根地址线和1根数据线。优点是芯

7、片封装时引线较少。,地址译码器 CPU读/写一个存储单元时，要先将地址送到地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器。由地址译码器译码选中所需要的片内存储单元，最后在读/写信号的控制下将存储单元内容读出或写入。 控制逻辑与三态数据缓冲器 存储器读/写操作由CPU控制，CPU送出的高位地址经译码后，送到逻辑控制器的CS端。信号CS为片选信号，CS有效，存储器芯片选中，允许对其进行读/写操作，当读写控制信号RD、WR送到存储器芯片的R/W端时，存储器中的数据经三态数据缓冲器送到数据总线上或将数据写入存储器。,2静态RAM芯片介绍 常见的SRAM芯片有2114、2142（1K

8、4），6116（2K8）， 6264（8K8）等. 以Intel2114为例，其容量为1K4位，存储时间最大为450ns。,引脚功能,5.3.2 动态随机存储器,1动态RAM组成 动态RAM的存储元件一般由单只或三只MOS管组成，依靠MOS管栅极电容的电荷记忆信息。为了不丢失信息，须在电容放电丢失电荷信息之前，把数据读出来再写进去，相当于再次给电容充电以维持所记忆信息，这就是所谓的“刷新”。动态RAM集成度高，功耗低，但需增加刷新电路，因此适于构成大容量的存储器系统。,最简单的DRAM基本存储元电路由一个MOS管T1和一个电容C组成。,2DRAM的刷新 动态RAM都是利用电容存储电荷的原理来保

9、存信息的，由于MOS管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以DRAM需要在预定的时间内不断进行刷新。所谓刷新，就是把写入到存储单元的数据读出，经过刷新放大器放大之后再写入以保存电荷上的信息。两次刷新的时间间隔与温度有关，在055范围内为1ms3ms，典型的刷新时间间隔为2ms。虽然每进行一次读写操作，实际上也进行了刷新，但读/写操作是随机的，不能保证内存中所有的RAM单元在2ms中可由读/写操作来刷新，因此要安排存储器刷新周期及刷新控制电路来系统地完成对动态RAM的刷新。,常用的DRAM芯片种类很多，有Intel 2116（16K1）、2164（6

10、4K1）等。 以Intel 2164为例，容量为64K1，它的内部有4个128128基本存储电路矩阵,引脚功能,5.4 高速缓冲存储器,5.4.1 Cache的发展 CPU速度的提升非常快，现已比主存使用的动态RAM快数倍乃至一个数量级以上，这就导致了两者速度的不匹配。而计算机从内存中取指和取数是最主要的操作，慢速的存储器严重限制了高速CPU的性能，影响了计算的运行速度并限制了计算机性能的进一步发展和提高；另一方面，由于速度与处理器同一数量级的高速存储器件的价格又十分昂贵，不可能大规模的使用，于是出现了Cache这一速度与价格的折衷产物。,5.4.2 Cache的工作原理,在主存-Cache存

11、储体系中，所有的程序和数据都在主存中，Cache存储器只是存放贮存中的一部分程序块和数据块的副本，这是一种以块为单位的存储方式。Cache中的程序块和数据块会使CPU要访问的内容在大多数情况下已经在Cache存储器中，CPU的读写操作主要在CPU和Cache之间进行。,Cache 存储系统基本结构图,当CPU访问主存储器时，送出访问主存单元的地址，由地址总线传送到Cache控制器中的主存地址寄存器MAR，主存-Cache地址转换机构从MAR获取地址并判断该单元内容已在Cache中存有副本，如果副本已经在Cache中，即命中，立即把访问地址变换成它在Cache中的地址，然后访问Cache存储器，

12、如果CPU访问的内容根本不在Cache中，即不命中，CPU转去直接访问主存，并将包含该存储单元的一块信息装入Cache。若Cache存储器已被装满，则需在替换控制部件的控制下，根据某种替换算法，用此块信息替换掉Cache中原来的某块信息。,5.4.3 地址映象 全相联：主存中的每一个字块可映象到Cache任何一个字块的位置上。,直接映象：每个主存地址映象到Cache中的一个指定地址。,组相联映象：是全相联映象和直接映象的一种折衷方案。它将存储空间分成若干组，各组之间是直接映象，而组内各块之间则是全相联的映象。,5.4.4 替换策略 常用的替换策略有两种： 先进先出 FIFO策略总是把最先调入C

13、ache的字块替换出去。它不需要随时记录各个字块的使用情况，实现容易。缺点是经常使用的块也可能由于它是最早的块而被替换掉。 近期最少使用 LRU策略是把当前Cache中一段时间最少使用的那块字块替换出去。这种替换算法需不断记录Cache中各个字块的使用情况，以便确定哪个字块是最少被使用的字块。LRU替换策略的平均命中率比FIFO要高，并且当分组容量加大时，能提高LRU替换策略的命中率。,5.5 虚拟存储器及其管理技术,5.5.1 虚拟存储器 虚拟存储器的基本思想是通过某种策略把辅存中的内容一块一块地调入主存，以给用户提供一个比实际主存容量大得多的地址空间。通常把访问虚拟空间的指令地址码称为虚拟

14、地址或逻辑地址，把实际主存的地址称为物理地址或实地址。,页式虚拟存储器 将虚拟存储器与主存储器空间都划分成若干大小相同的页，虚拟存储器中的页称为虚页，主存储器中的页称为实页，每页大小固定。,页式虚拟存储器时的虚、实地址转换过程如下所示：,缺页中断处理方法：以中断方式将所需页内容调入主存。如果主存空间已满，则需在中断处理程序中执行替换算法，将可替换的主存页内容写入辅存，再将所需页调入主存； 页式虚拟存储器的优点：主存储器的利用率高，页表设置相对简单，虚地址实地址的转化非常快。 页式虚拟存储器的缺点：页面往往不能完全利用，从而产生一些碎片，并且造成一个程序段跨越几页或一页中有几个程序段的现象，降低

15、查询的效率。,段式虚拟存储器 段式虚拟存储器以程序的逻辑结构所自然形成的段作为主存分配的单位来进行存储器管理，其中每个段的长度可以不同。每个程序都有一个段表，存放程序段装入主存的状态信息，程序执行时，要先根据段表确定所访问的虚段是否已在主存中。如果已在主存中，则进行虚实转换确定其在主存中的位置，如果不在，则要先将其调入主存。 段式虚拟存储器使各段之间相对独立，互不干扰。程序按逻辑功能分段，便于程序段公用和按段调用，可提高命中率。但由于段长不等，虚段调往主存时，主存分配困难。,段页式虚拟存储器 段页式存储器综合了段式虚拟存储器和页式虚拟存储器的优点。将存储空间按程序的逻辑模块化分成段，每段又分成

16、若干个页，页面大小与实存页相同，虚拟存储器和实存储器之间的信息调度以页为基本传送单元。每个程序有一张段表，每段对应一个页表，CPU访问时，段表指示每段对应的页表地址，每一段的页表确定所在实存空间的位置，最后与页表内地址拼接确定CPU要访问的单元实地址。,5.6 存储器地址译码方式及译码电路的设计,存储器的地址译码包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元。 常见的片选控制信号的译码方法有全译码法、部分译码法和线选法等。常用的译码设备有门电路全译码电路和译码器译码电路两种。,5.6.1 存储器译码电路的设计,门电路全译码电路,芯片2764（8K8位）在高位地A19A13=0011001被选中时，其地址范围为32000H33FFFH。,2. 译码器译码电路,用74LS138译码器译码。高位地址A19A13=0011001时被选中时，其地址范围是32000H33FFFH。,