《与张合编第五章课件5(新)》由会员分享，可在线阅读，更多相关《与张合编第五章课件5(新)（204页珍藏版）》请在金锄头文库上搜索。
1、概 述,第 5 章 时序逻辑电路,寄存器和移位寄存器,计数器,时序逻辑电路的分析方法,本章小结,同步时序逻辑电路的设计,5.1 概 述,时序逻辑电路的特点,任何时刻的输出不仅取决于该时刻的输入信号，而且与电路原有的状态有关。,逻辑功能特点：,电路结构特点：,由存储电路和组合逻辑电路组成。,时序逻辑电路的类型,所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 CP 控制下同步工作。,时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发。因此，触发器不在同一时钟作用下同步工作。,所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 CP 控制下同步工作。,所有触发器的时钟端连在一
2、起。所有触发器在同一个时钟脉冲 CP 控制下同步工作。,典型电路,集成寄存器、集成移位寄存器、集成计数器。,和第三章介绍组合逻辑电路的典型电路一样，我们讲解的典型电路只是起一个抛砖引玉的作用，目的是希望大家会通过查手册使用更多的器件。,分析,设计,SSI,MSI,SSI,MSI,本章的总体结构,5.2 时序逻辑电路的分析方法,主要要求：,掌握同步时序逻辑电路的分析方法，了解异 步时序逻辑电路的分析方法。,理解时钟方程、驱动方程、输出方程、状态 方程、状态转换真值表、状态转换图和时序 图等概念及求取方法。,将驱动方程代入相应触发器的特性方程中所得到的方程,一、同步时序逻辑电路的分析方法,基本步骤
3、：,1. 根据给定的电路，写出它的输出方程和驱动方程，并求 状态方程。,时序电路的输出逻辑表达式。,各触发器输入信号的逻辑表达式。,2. 列状态转换真值表。,简称状态转换表，是反映电路状态转换的规律与条件的表格。,方法：将电路现态的各种取值代入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出状态转换表。如现态起始值已给定，则从给定值开始计算。如没有给定，则可设定一个现态起始值依次进行计算。,3. 分析逻辑功能。,根据状态转换真值表来说明电路逻辑功能。,4. 画状态转换图和时序图。,用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件，从而得到
4、的状态转换示意图。,在时钟脉冲 CP作用下，各触发器状态变化的波形图。,例 试分析图示电路的逻辑功能，并画出状态转换图 和时序图。,解：这是时钟 CP 下降沿触发的同步时序电路，,分析时不必考虑时钟信号。,分析如下：,Q2n,Y = Q2n Q0n,J2 = Q1n Q0n ，,K2 = Q0n,1. 写方程式,(1) 输出方程,(2) 驱动方程,Q0n,代入 J2 = Q1n Q0n ，K2 = Q0n,(3) 状态方程,代入 J0 = K0 = 1,2. 列状态转换真值表,设电路初始状态为 Q2 Q1 Q0 = 000，则,0,将现态代入输出方程求 Y Y = Q2n Q0n = 0 0=
5、 0,2. 列状态转换真值表,设电路初始状态为Q2 Q1 Q0 = 000，则,将新状态作现态，再计算下一个次态。,Y,输出,次 态,现 态,0,0,Y = Q2n Q0n = 0 1= 0,可见：电路在输入第 6 个脉冲 CP 时返回原来状态，同时在 Y 端输出一个进位脉冲下降沿。以后再输入脉冲，将重复上述过程。,该电路能对 CP 脉冲 进行六进制计数，并在 Y 端输出脉冲下降沿作为进位输出信号。故为六进制计数器。,依次类推,2. 列状态转换真值表,设电路初始状态为Q2 Q1 Q0 = 000，则,3. 逻辑功能说明,Y,输出,次 态,现 态,0,0,一直计算到状态进入循环为止,CP 脉冲也
6、常称为计数脉冲。,圆圈内表示 Q2 Q1 Q0 的状态；箭头表示电路状态转换的方向；箭头上方的“ x / y ”中，x 表示转换所需的输入变量取值，y 表示现态下的输出值。本例中没有输入变量，故 x 处空白。,4. 画状态转换图和时序图,000,001,010,/ 0,/ 0,4. 画状态转换图和时序图,000,001,010,011,100,101,/ 0,/ 0,/ 0,/ 0,/ 0,/ 1,必须画出一个计数周期的波形。,异步与同步时序电路的根本区别在于前者 不受同一时钟控制，而后者受同一时钟控制。 因此，分析异步时序电路时需写出时钟方程， 并特别注意各触发器的时钟条件何时满足。,二、异
7、步时序逻辑电路的分析方法,例 试分析图示电路的逻辑功能，并画出状态转换图 和时序图。,这是异步时序逻辑电路。分析如下：,解：,FF1 受 Q0 下降沿触发,FF0 和 FF2 受 CP 下降沿触发,Y = Q2n,J2 = Q1n Q0n ，K2 = 1,J1 = K1 = 1,Q1n,Q0n,1. 写方程式,(1) 时钟方程,(3) 驱动方程,(2) 输出方程,(4) 状态方程,Y = Q2n,J2 = Q1n Q0n ，K2 = 1,J1 = K1 = 1,代入 J1 = K1 = 1,代入 J2 = Q1n Q0n K2 = 1,2. 列状态转换真值表,设初始状态为Q2 Q1 Q0 =
8、000,0,1,0,0,表示现态条件下能满足的时钟条件,Y = Q2n = 0,0,1,CP0 = CP，FF0 满足时钟触发条件。,CP1 = Q0 为上升沿，FF1 不满足时钟触发条件，其状态保持不变。,CP2= CP，FF2 满足时钟触发条件。,0,0,1,0,1,0,将新状态“001”作为现态，再计算下一个次态。,CP1 = Q0 为下降沿，FF1 满足时钟触发条件。,Y = Q2n = 0,依次类推,电路构成异步五进制计数器，并由 Y 输出进位脉冲信号的下降沿。,3. 逻辑功能说明,0,0,1,0,一直计算到电路状态进入循环为止。,4. 画状态转换图和时序图,必须画出一个计数周期的波
9、形。,可见，当计数至第 5 个计数脉冲 CP 时， 电路状态进入循环，Y 输出进位脉冲下降沿。,5.3 若干常用的时序逻辑电路,了解集成移位寄存器的应用。,主要要求：,理解寄存器和移位寄存器的作用和工作原理。,5.3.1 寄存器和移位寄存器,一、寄存器,Register，用于存放二进制数码。,1、概述,（1）寄存器：,暂时存放数码的逻辑部件。一个触发器可以存放一位二进制数码。,（3）寄存器的构成,触发器,门构成的控制电路,寄存数,保证信号的接收和清除,（2）寄存器的基本功能,存储或传输用二进制数码表示的数据或信息，完成代码的寄存、移位、传输操作。,（4）移位寄存器：,除了具有寄存数码的功能外，
10、还具有移位功能,（5）移位寄存器,单向：,双向：,左移或右移，实现乘2或除2,即可左移有可右移。,（6）移位寄存器的四种工作方式,串行输入串行输出,串行输入并行输出,并行输入串行输出,并行输入并行输出,下面请看置数演示,D0 D3 称为并行数据输入端，当时钟 CP 上升沿到达时，D0 D3 被并行置入到 4 个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。,Q0 Q3 是同时输出的，这种输出方式称并行输出。,1 个触发器能存放 1 位二进制数码，因此 N 个触发器可构成 N 位寄存器。,各触发器均为 D 功能且并行使用。,二、移位寄存器,在控制信号作用下，可实现右移也可实现
11、左移。,Shift register 用于存放数码和使数码根据需要向左或向右移位。,1. 单向移位寄存器的结构与工作原理,1. 单向移位寄存器的结构与工作原理,设串行输入数码DI= 1011，电路初态为 Q3Q2Q1Q0= 0000。,可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。,举例说明工作原理,再输入 4 个移位脉冲 时，串行输入数据 1011 将从 Q3 端串行输出。,双向移位寄存器?,以4位双向移位寄存器CT74LS194为例。见课本?和?页。,图? 4位双向移位寄存器74LS194A的逻辑图,返回,通过查找功能表会使用寄存器。,SR,SL,移位脉冲输入端,右移串行数
12、码 输 入 端,并行数码输入端,左移串行数码输入端,工作方式控制端 M1 M0 = 00 时，保持功能。M1 M0 = 01 时，右移功能。 M1 M0 = 10 时，左移功能。 M1 M0 = 11 时，并行置数 功能。,并行数据输出端，从高位到低位依次为 Q3 Q0。,异步置 0 端低电平有效,5.3.2 计数器,主要要求：,理解计数器的分类，理解计数器的计数规律。,理解常用集成二进制和十进制计数器的功能 及其应用。,掌握二进制计数器的组成和工作原理。,掌握利用集成计数器构成 N 进制计数器 的方法。,一、计数器的作用与分类,计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时
13、等。,计数器分类如下：,按时钟控制方式不同分,同步计数器比异步计数器的速度快得多。,按计数增减分,对计数脉冲作递增计数的电路。,对计数脉冲作递减计数的电路。,在加 / 减控制信号作用下，可递增也可递减计数的电路。,按计数进制分,按二进制数运算规律进行计数的电路,按十进制数运算规律进行计数的电路,二进制和十进制以外的计数器,计数器的计数规律,8,7,6,5,4,3,2,1,0,二进制加法计数器 计数规律举例,二进制减法计数器 计数规律举例,“000 1”不够减，需向相邻高位借“1”， 借“1”后作运算“1000 1 = 111”。,按此则返回 P23,8421 码十进制加法计数器计数规律,按此则
14、返回 P23?,计数的最大数目称为计数器的“模”，用 M 表示。 模也称为计数长度或计数容量。,N 进制 计数器计数规律举例,具有 5 个独立的状态，计满 5 个计数脉冲后，电路状态自动进入循环。故为五进制计数器。,五进制计数器也称模 5 计数器；十进制计数器则为模 10 计数器；3 位二进制计数器为模 8 计数器。,n 个触发器有 2n 种输出，最多可实现模 2n 计数。,（1） 同步二进制加法计数器电路与工作原理,二、同步计数器,1.同步二进制计数器,图5. 3.12 同步二进制加法计数器的的状态转换图,返回,同步计数器为什么要那样构成呢？通过分析同步二进制加法计数规律就可明白。,因此，应
15、将触发器接成 T 触发器；并接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为 1 时，来一个时钟就翻转一次，否则状态不变。,根据态序表分析同步二进制加法计数规律,Q0来一个时钟就翻转一次。,图5. 3.13 同步二进制加法计数器的的时序图,返回,特点：,1、Q0、Q1、Q2、Q3依次为CP的2分频、4分频、8分频、16分频；,2、输出C为16分频；,（2） 集成同步二进制计数器 CT74LS161,图? 4位同步二进制计数器74161的逻辑图,返回,异步清零：当CR=0时，所有触发器的异步清零端有效，所有触发器将同时被复位，Q3Q2Q1Q0=0000。,同步置数：当CR=1 &LD=0时，电路工作在预置数状态。以FF0为例，若输入D0，则J0= D0，K0=D0。有当CP脉冲上升沿到来时，Q0n+1=D0。特别注意CP脉冲的配合，这种方式不同于异步清零。,计数：CR=LD=1=EP=ET=1时，电路工作在计数状态。,保持：CR=LD=1&EP=0、ET=1时，J=K=0，触发器保持原态。,
