《12-存储系统03》由会员分享,可在线阅读,更多相关《12-存储系统03(35页珍藏版)》请在金锄头文库上搜索。
1、,系 统 总 线,存储器,运算器,控制器,接口与通信,输入/输出设备,林楠办公室:211办公电话:0371-63888959电子邮件:, 计算机组成原理 ,第四章 存储器,3.1、主存储器概述 3.2、主存储器构成 3.3、主存储器扩展 3.4、主存储器与CPU的连接3.4.1、存储芯片与CPU接口特性 3.4.2、存储芯片与CPU连接举例 3.4.3、存储器读写周期与CPU的配合 3.4.4、存储器DRAM动态刷新,3、主存储器,1)静态随机存储器 SRAM 的位存储单元 存储机理:利用双稳态触发器保存数据。存 1:T1通、T2止存 0:T1止、T2通字线Z:连地址线位线W:连数据线分析:(
2、1)保持数据:不送地址信号(Z=0,T5T6截止)(2)读出:送地址(Z=1),发读命令(3)写入:送地址(Z=1),送数据(W=0/1),发写命令,Review: 位单元构成,Z=1,W=1读0写0,W=1读1写1,六管静态位单元,SRAM:容量小、存取速度快、静态(不需要刷新电路保持数据)(小容量Cache),2)动态随机存储器 DRAM 的位存储单元 存储机理:利用MOS电路中栅板电容保存数据。存 1:电容有电荷存 0:电容无电荷字线Z:连地址线位线W:连数据线分析:(1)保持信息:不送地址信号(Z=0,T截止)(2)读出:送地址(Z=1),发读命令(3)写入:送地址(Z=1),送数据(
3、W=0/1),发写命令,Review: 位单元构成,Z=1,+,-,W=1 写1,单管动态位单元,DRAM:容量大、存取速度慢、动态(需要刷新电路保持数据)(大容量内存),SRAM 是以双稳态电路为存储单元,因此它不需要刷新。DRAM 是通过电容的有无电荷存储数据的,由于随着时间的增加,电荷会逐渐漏掉,从而使存储的数据丢失。所以,必须在电荷漏掉以前就进行充电,以恢复原来的电荷。把这一充电过程称为刷新。间隔多少时间刷新一次,主要根据电容电荷的泄放速度来决定。DRAM 的所有存储单元都被刷新一次的时间为刷新周期(一般为2ms)整个存储器中,各芯片可同时刷新,芯片内逐行刷新,每次刷新一行。分析:所有
4、的A0,A1是连在一起的,便于各芯片同时刷新。例如:如果DRAM为128*128(一次刷新一行)则在2ms之内至少刷新128次。,3.4.4、动态存储器DRAM刷新,1)集中式刷新( 适用于高速存储器)在2ms内按存储器容量集中安排刷新时间(此刻停止读/写操作)。如果对(128*128)矩阵存储器进行刷新,在读写操作 3872次后集中刷新,已知该存储器的读写周期 T为500ns(读一行的时间)(刷新一行就等于读一行) 1 ms 毫秒 =1000 us微秒 1 us 微秒 =1000 ns 豪微秒,R/W R/W R/W 刷新 刷新,读/写操作 共 3872T,1936us,刷新 共128T ,
5、64us,2ms,500ns*128=64000ns=64us,此段时间CPU不能访问存储器。500ns*3872=1936000ns=1936us 1936+64=2000us=2ms,3.4.4、动态存储器DRAM刷新,死区,2)分散式刷新把存取周期分成两部分。一半读写一半刷新,一个周期刷一行。(如果CPU的存取周期是存储芯片存取周期的二倍,使用此方法好)对128*128矩阵,读写周期T为500ns,则需要128个周期后才能把全部单元刷新完毕,但是中间还有128个CPU访问的读写周期。,R/W 刷新 R/W 刷新 R/W 刷新 R/W 刷新,刷新间隔 128 us =(500+500)*
6、128 = 128000 ns = 128 us 微秒,存取周期0 存取周期1 存取周期126 存取周期127,3.4.4、动态存储器DRAM刷新,虽然CPU可以随时访问存储器,但是原本每隔2ms刷新一次,刷新需要充电且功耗大,现在每隔128us就刷新一次,刷的太勤了。,3.4.4、动态存储器DRAM刷新,结合前两种方式的优缺点后:3)异步式刷新采取2ms内分散地对128行刷新一遍,那么对于每一行平均刷新的的时间间隔为 2ms / 128 = 15.625us,隔15.6us提出一次刷新请求。提出刷新请求时,有可能CPU正在访存,可等待至CPU交出访存控制权后,再安排刷新周期,所以称为异步刷新
7、方式。刷新时间内封锁读/写操作,这样对每行单元的刷新间隔仍为2ms。相对于分散式刷新,它减少了刷新次数;相对于集中式刷新,它的主机“死区”缩短了很多;因此,这种方式使用比较多。,例2:某16位微机主存地址码为24位,按字节编址,使用1M*1位的DRAM芯片组成,存储周期为0.1s( 1 ms=1000s 微秒)。 请问该机 所允许的最大主存空间是多少?需要多少片DRAM芯片? 若假设1 M * 1 的芯片采用 1K * 1K 的存储矩阵,采用异步刷新方式,设存储元刷新最大间隔时间不超过8ms,刷新定时信号的间隔时间是多少?,解:因为主存地址码为24位,按字节编址(一存储单元8位);故最大主存空
8、间 = 224 * 8 = 16 M * 8 需要 16 M * 8 / 1 M * 1 = 16 * 8 = 128 个 DRAM芯片。1K * 1K 的存储矩阵按行进行刷新, 需要1K行,则刷新定时信号的间隔时间为: 8ms / 1K = 8 ms / 1024 = 7.8,例1: 对512 2048的存储器刷新,假设刷新周期定为 8ms。解:选择行地址进行刷新,每一行上的2048位同时刷新,即在8ms内进行512次刷新。刷新方式可采用在 8ms中进行512次刷新操作的集中刷新方式,或按每隔 8ms / 512 = 15.5 us 提出一刷新请求的异步刷新方式。,3.1、主存储器概述 3.
9、2、主存储器构成 3.3、主存储器扩展 3.4、主存储器与CPU的连接 3.5、提高主存储器性能的技术3.5.1、提高主存的制造技术3.5.2、单体双端口存储器3.5.3、单体多字存储器3.5.4、多体并行存储器,3、主存储器,角度二:提高 存储体系结构,角度一:硬件 提高元器件,DRAM与SRAM的比较 P87DRAM利用电容存储电荷来保存数据,使用时需不断给电容充电。(用于大容量存储器,内存) 优点: 1)集成度高:使用单管存储位,集成度高,存储容量大; 2)体积小: DRAM的地址是分批进入的,引脚数少,封装尺寸小; 3)成本低: 大约只有SRAM的1/4; 4)功耗小: 由于使用动态元
10、件,所需功率大约只有SRAM的1/6。 缺点: 1)速度低: 由于使用动态元件,它的速度比SRAM要低。 2)需要刷新: DRAM需要刷新,不仅浪费时间还需要有配套电路。,SRAM利用双稳态触发器来保存数据,只要不断电,数据是不会丢失的。状态稳定、接口简单、速度快、但是集成度低、成本高、功耗较大,(用于小容量高速存储器、Cache),简单回顾:RAM与ROM,简单回顾:RAM与ROM,DRAM在原理和结构上与CPU接口时,有两种特殊的问题应该考虑:1、刷新问题:需要增加刷新电路 2、地址信号输入问题:由于DRAM集成度高,存储容量大,引脚数量太多,所以地址的输入一般采用两路锁存方式(地址线复用
11、)。,分两次送地址:先送行地址,后送列地址。,列地址 行地址,行地址译码器,列地址译码器,锁 存,地址总线 A19-A0,A9-A0,A19-A10,A9-A0,/RAS,/CAS,采用更高速的主存或加长存储器字长,为了提供CPU的工作效率,主存读写操作是关键。存储器是整个计算机系统的瓶颈,主存又是整个存储系统的瓶颈, 所以主存储器的速度提高,才能提高整个计算机系统的性能。可以采取一些加速CPU和主存之间的有效传输措施提高存储器的速度。,加速 CPU和主存 之间有效 传输措施,采用单体双端口并行存储器,采用多体交叉并行存储器,采用Cache(高速缓存),3.5 提高主存储器性能的技术,3.1、
12、主存储器概述 3.2、主存储器构成 3.3、主存储器扩展 3.4、主存储器与CPU的连接 3.5、提高主存储器性能的技术3.5.1、提高主存的制造技术3.5.2、单体多字存储器3.5.3、单体双端口并行存储器3.5.4、多体交叉并行存储器,3、主存储器,角度二:提高 存储体系结构,角度一:硬件 提高元器件,3.5.1、提高主存的制造技术,作为计算机主存的DRAM问世以来,存储技术不断提高先后出现了:1)FPM DRAM Fast Page Mode DRAM 快速页模式DRAMFPMDRAM假定下一个所需数据处于同一行的下一列。发出行选信号,选中某一行,保持行选信号不撤消,然后连续发出列选信号
13、,选中某一列。这样,减少了重复行选信号的时间,提高数据读写速度。(正常读写:行选,列选,读写,行选,列选,读写)(改进读写:行选,列选,读写,列选,读写,列选)广泛应用在:486、586计算机中。,行选信号,列选信号,列选信号,列选信号,列选信号,2)EDODRAM Extended Data Out 扩展数据输出DRAM它是对FPMDRAM的简单扩充,增加了少量逻辑电路。对DRAM的输出增加一组“门槛”电路(二级缓冲单元),这些电路用来存储数据并保持。因此,不必等待当前读写完成,即可以启动下一个读写操作,直到CPU可靠的读走数据。正常读写:行选,列选,读数据(待读周期完成),行选,列选,读数
14、据(待读周期完成)改进读写:行选,列选,读数据给二级缓冲单元(不等读周期完成),行选,列选,读数据给二级缓冲单元(不等读周期完成),,3.5.1、提高主存的制造技术,3)SDRAM Synchronous DRAM 同步动态存储器SDRAM 的最大的特点:与CPU的外频同步。SDRAM在同步脉冲的控制下工作,取消了主存等待时间,减少了数据传送的延迟时间,因而加快了系统速度。SDRAM基于双存储体结构,内含两个交错的存储矩阵(两个存储体)当CPU从一个存储体访问数据的同时,另一个已经准保好读写数据。通过两个存储矩阵的紧密配合,读取效率得到成倍提高。工作频率达到100MHz,133MHz。,3.5
15、.1、提高主存的制造技术,4)DDR SDRAM Double Data Rate SDRAM 双速率SDRAMDDR SDRAM 的核心建立在SDRAM的基础上。主要区别是:DDR能在时钟脉冲的上升沿和下降沿读出数据,不必提高时钟频率就能成倍的提高SDRAM的速度。DDR SDRAM 工作频率 200MHz, 266MHz,333Mhz,400Mhz,500Mhz。,DDR是184pin脚,3.5.1、提高主存的制造技术,第一代DDR的发展走到了技术的极限, 已经很难通过常规办法提高内存的工作速度,5)DDR2 Double Data Rate 2 SDRAM是由JEDEC(电子设备工程联合
16、委员会)进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力。(即:4bit 数据读预取)换句话说,DDR2内存每个时钟能够以4倍外部总线的速度读/写数据,并且能够以内部控制总线4倍的速度运行。,DDR和DDR2内存不能同时在主板上使用,因为:它们的工作频率不同,插槽不同。533Mhz以上都是DDR2,DDR2是240pin脚,3.5.1、提高主存的制造技术,6)DDR3时代DDR3相比起DDR2有更低的工作电压, 从DDR2的1.8V降落到1.5V,性能更好更为省电;DDR2的4bit预读升级为8bit预读。DDR3目前最高能够达到2000Mhz的速度。尽管目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度,但是DDR3内存模组会从1066Mhz起跳。,