《《DSP技术与应用》课程设计报告- 基于DSP的MP3播放器的设计》由会员分享，可在线阅读，更多相关《《DSP技术与应用》课程设计报告- 基于DSP的MP3播放器的设计（17页珍藏版）》请在金锄头文库上搜索。
1、淮阴工学院DSP 技术与应用技术与应用课程设计报告课程设计报告选题名称选题名称: 基于 DSP 的 MP3 播放器的设计 系（院）系（院）: 计算机工程学院 专专 业业: 计算机科学与技术（嵌入式软件设计） 班班 级级: 计 1073 姓姓 名名: 学学 号号: 指导教师指导教师: 学年学期学年学期: 2009 2010 学年 第 2 学期2010年 6 月 12日摘要随着信息化、智能化、网络化的发展，DSP 系统技术也随之提高，它的应用也越来越广泛。基于 DSP 的 MP3 播放器设计的突出问题就是硬件控制和软件控制，另外还有硬盘控制、键盘控制、液晶显示，这些控制是基于一块芯片。根据 MP3
2、 播放器特点要求选择了 TI 公司的 TMS320VC6711 芯片，该芯片优越的效价比既可充分胜任本设计的信号处理又能满足本设计要求的价廉目的。而主机选用功能较强的 AT89C52 芯片，运用 C6711 芯片的信号处理部分和 89C52的智能控制部分来分别完成电路设计，可以明确设计思路，实物的大小也减半。系统的主要部分是音频编码与解码，这是系统设计的核心。关键词：MP3 播放器，DSP，音频编码与解码目目 录录1 课题综述11.1 课题来源.11.2 课题意义.12 基本技术介绍12.1 DSP 简介.12.2 TMS320VC6711 芯片简介.23 总体设计33.1 MP3 播放器整体
3、结构图设计.33.2 解码部分的方案设计.44 分组负责的部分电路设计54.1 FLASH 和 ROM 扩展电路55 分组负责的解码部分系统软件设计65.1 CVSD 原理.65.2 解码程序.86 系统仿真与调试126.1 硬件调试.126.2 软件调试.12总 结13参考文献14DSP 技术与应用课程设计报告11 课题综述课题综述1.1 课题来源课题来源现在市场上推出了各种型号的 MP3 随身听，它们采用先进的智能控制技术，利用先进的芯片，不仅实现了 MP3 格式语音的播放，而且集多种功能于一身。但这些精巧的随身听价格较昂贵。DSP 应用的快速发展为数字信息产品带来广阔的发展空间，并将支持
4、通信、计算机和消费类电子产品的数字化融合。面向群体应用， DSP 在媒体网关、视频监控、专业音响、数字广播、激光打印等应用中表现出色；面向个人应用， DSP 在便携式数字音频和影像播放器、指纹识别和语音识别等应用中表现不俗。 我们设计的是一种廉价的基于DSP 的 MP3 播放器，利用硬件存储器语音文件，并能够从 PC 机下载，从而可以随时更新 MP3 音乐。1.2 课题意义课题意义如今 MP3 技术已经非常成熟 ,现阶段各大商家最为关心的并不是如何实现 MP3,而是如何能在低成本低功耗的平台上实现MP3,这就意味着对原始MP3 标准在实现过程中的优化是当前的一个热点问题 ,这也是进行本设计研究
5、的现实意义之所在。2 基本技术介绍基本技术介绍2.1 DSP 简介简介DSP（digital signal processor）是一种独特的 微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收 模拟信号，转换为 0 或 1 的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。DSP 微处理器（芯片）一般具有如下主要特点：（1）在一个指令周期内可DS
6、P 技术与应用课程设计报告2完成一次乘法和一次加法；（2）程序和数据空间分开，可以同时访问指令和数据；（3）片内具有快速 RAM，通常可通过独立的数据总线在两块中同时访问；（4）具有低开销或无开销循环及跳转的硬件支持；（5）快速的中断处理和硬件 I/O 支持；（6）具有在单周期内操作的多个硬件地址产生器；（7）可以并行执行多个操作；（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。 DSP 产业在约 40 年的历程中经历了三个阶段：第一阶段，DSP 意味着数字信号处理，并作为一个新的理论体系广为流行；随着这个时代的成熟，DSP 进入了发展的第二阶段，在这个阶段，DSP 代表数字信号处
7、理器，这些 DSP 器件使我们生活的许多方面都发生了巨大的变化；接下来又催生了第三阶段，这是一个赋能(enablement)的时期。第一阶段，DSP 意味着数字信号处理。80 年代开始了第二个阶段，DSP 从概念走向了产品，TMS32010 所实现的出色性能和特性备受业界关注。方进先生在一篇文章中提到，新兴的 DSP 业务同时也承担着巨大的风险，究竟向哪里拓展是生死攸关的问题。当设计师努力使 DSP 处理器每 MIPS 成本降到了适合于商用的低于 10 美元范围时，DSP 在军事、工业和商业应用中不断获得成功。到 1991 年，TI 推出价格可与 16 位微处理器不相上下的 DSP 芯片，首次
8、实现批量单价低于 5 美元，但所能提供的性能却是其 5 至10 倍。 到 90 年代，多家公司跻身 DSP 领域与 TI 进行市场竞争。同时，TI 瞄准 DSP 电子市场上成长速度最快的领域。到 90 年代中期，这种可编程的 DSP器件已广泛应用于数据通信、海量存储、语音处理、汽车电子、消费类音频和视频产品等等，其中最为辉煌的成就是在数字蜂窝电话中的成功。这时，DSP业务也一跃成为 TI 最大的业务，这个阶段 DSP 每 MIPS 的价格已降到 10 美分到 1 美元的范围。 21 世纪 DSP 发展进入第三个阶段，市场竞争更加激烈，TI及时调整 DSP 发展战略全局规划，并以全面的产品规划和
9、完善的解决方案，加之全新的开发理念，深化产业化进程。成就这一进展的前提就是 DSP 每 MIPS价格目标已设定为几个美分或更低。 2.2 TMS320VC6711 芯片简介芯片简介C6711 处理器由三个主要部分组成:CPU 内核、外设和存储器。CPU 中 8 个功能单元可以并行操作，这些功能单元被分成类似的两套，每套由 4 个基本功DSP 技术与应用课程设计报告3能单元组成。CPU 有两组寄存器，每组寄存器由 16 个 32 位寄存器组成。由于在运行期间个做硬件数据相关性的检查，所以程序的并行性在编译时就被确定。片内程序存储器的总线宽度为 256 的，使每个周期可取 8 条 32 位指令。C
10、6711 腆芯片包括片内程序存储器和数据存储器，有些芯片将这些存储器作为高速缓冲存储器。外设包括直接存储器访问(DMA)、低功耗逻辑、外部存储器接口、串口、扩展总线或主机口和定时器等。具有以下特点：1 运行速度快。指令周期为 6ns，峰值运算能力为 1336MIPS,对于单精度运算可达 1G FLOPS，对于算精度运算可达 250MFLOPS.2 硬件支持 IEEE 格式的 32 位单精度与 64 为双精度浮点操作。3 继承了 32*32bit 的乘法器，其结果可为 32 或 64bit。4 C6711 的指令集在 C62 的指令集基础上增加了浮点执行能力，可以看作是 C62 指令集的超集。与
11、 C62 系列芯片一样，由于其出色的运算能力、高效的指令集、智能外设、大容量的片内存储器和大范围的寻址能力，这个系列的芯片适合用于基站数字波束形成、图像处理、语音识别等对运算能力和存储量有高要求的应用场合。3 总体设计总体设计3.1 MP3 播放器整体结构图设计播放器整体结构图设计本系统以 DSP(TMS320VC5416)作为解码的主要部分，还包括音频 D/A 转换，单片机的控制模块，电源系统，存储器模块等组成，图 3.1 给出了系统框图。DSP 技术与应用课程设计报告4DSP (MP3解码)MCBSP DMAHPI 接 口音频D/A转 换模块电源模块FLASHSDRAMAT89C52人机接
12、 口模块USB 接口驱动LCD 显示耳机基于DSP的MP3播放器框图图 3.1 系统整体框图3.2 解码部分的方案设计解码部分的方案设计MP3 解码算法要被用来实现数码 MP3 实时解码适配器，所以必须通过硬件实现其算法。MP3 解码器的解码算法完全由 DSP 芯片实现，其控制部分用单片机实现，作为硬件电路设计的一个部分。可以把 MP3 解码器的开发工作分为两大模块，即 MP3 解码程序 DSP 实现，即软件设计，以单片机控制程序和电路板设计部分，即硬件设计。软件主要实现 MP3 解码算法，单片机实现存储器访问控制，MP3 文件播放控制等功能。系统总体的功能结构如图 3.2 所示。硬件系统MP
13、3播放器系统软件系统主译码模块控制模块模拟音频模块电源模块DSP 子系统控制 子系统图 3.2 系统结构框图软件系统设计方案是用 DSP 软件实现 MP3 解码算法功能，并完成相应的接麦克风音频 A/D 转换编码DSP 技术与应用课程设计报告5口访问功能，软件功能图如图 3.3 所示。键盘 用户接口应用程序FLASH 文件系统HPI 驱动通用 驱动应用程序HPI 驱动MP3 解码输出 均衡D/A控制子系统MP3子系统图 3.3 MP3 解码器软件系统功能原理图4 分组负责的部分电路设计分组负责的部分电路设计4.1 FLASH 和和 ROM 扩展电路扩展电路4.1.1 FLASH 存储器模块本系
14、统采用 SST 公司推出的多用途、高性能、低电压、基于 CMOS 的FLASH 存储器 SST39VF80OA，其容量为 SMbit(512kx16bit)，只需 2.7V 的电压就可完成读、写和擦除操作，写入一个字节(sbit)仅需 20s，整个存储器的擦除只需 8s。FLASH 存储器电路的连接图如图 4.1 所示。DSP 技术与应用课程设计报告6图 4.1 FLASH 存储器电路由于本系统 DSP 采用 ROM 加载方式，在上电复位之后首先将 CE1 空间的程序代码搬到片内地址 O 处开始运行，因此 FLASH 主要分配到 DSP 的外部CE1 空间。为使 DSP 能够正确地从 FLAS
15、H 引导并加载程序，还需配置相应的引脚。由于 C6000 系列 DSP 提供了与 FLASH 的无缝接口，因此设计 6711 与FLASH 的接口电路就变得相对较简单。4.1.2 ROM 模块采用 EPROM 芯片 AT29LV010A-15JC 存储程序，接线图如 4.2 所示：DSP 技术与应用课程设计报告7图 4.2 ROM 电路5 分组负责的解码部分系统软件设计分组负责的解码部分系统软件设计5.1 CVSD 原理原理语音信号采用比较容易实现的 CSVD 编码，也即线性增量调制算法编码方法，实现对语音信号的编码以及相应的解码算法。CVSD 是一种量阶随着输入语音信号平均斜率大小而连续变化
16、的增量调制方法。他的工作原理是使用多个连续可变斜率的线段来逼近语音信号，当斜率为正时，对应的数字编码为 1；当斜率为负时，对应的数字编码为 0。当CVSD 工作于编码方式时，其系统框图如 7.1,语音输入信号经采样得到数( )inft字信号，数字信号与积分器输出信号￥比较后输出偏差信号，偏( )f n( )f n( )g n( )e n差信号经判决后输出数字编码，该信号同时作为积分器输出斜率的机型控( )y n制信号和积分器输出斜率逻辑的输入信号。在每个时钟周期内，若语音信号大于积分器输出信号，则判决输出为 1，积分器输出上升一个量阶 ；若语音信号小于积分器输出信号，则判决输出为 0，积分器下降一个量阶 。当 CSVD 工作于解码方式时，其系统框图如图 5.1。在每个时钟周期内，数字编码被送到连码检测器，然后送到斜率幅度控制电路一控制积分器输出( )y n斜率的
