《数字部分--康华光-第五版-樊冰》由会员分享，可在线阅读，更多相关《数字部分--康华光-第五版-樊冰（111页珍藏版）》请在金锄头文库上搜索。
1、第4章 组合逻辑电路主要内容: 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险4.4 若干典型的组合逻辑集成电路4.1 组合逻辑电路的分析一.组合逻辑电路的特点电路任一时刻的输出只决定于该时刻各输入的 组合，而与电路的原来的输入无关。组合电路就是由门电路组合而成，没有反馈通路；电 路中没有记忆单元。每一个输出变量是全部或部分 输入变量的函数： L1=f1（A1、A2、Ai） L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai） 二、组合逻辑电路的分析方法分析过程：例1：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达
2、式。为了写表达式方便，借助 中间变量P。（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能 ： 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。4.2 组合逻辑电路的设计设计过程的基本步骤：例1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解： （1）约定：A，B，C分别表示三个人的意见，同意为1，不同意 为0；L表示结果，1为通过，0为不通过。（3）由真值表写出逻辑表达式：（2）列真值表：（5）画出逻辑图如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式 ：画出逻辑图如图所示（4）卡诺图化简例2： 设计一个电话机信号控制
3、电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路74LS00（每片含4个2输入端与非门）实现。解： （1）约定： I0、I1和I2分别表示有无火警、盗警和日常业务（因为题目中已经给出，所以要按题目中的要求来做），有用1表示，无用0表示； L0、L1、L2分别表示火警、盗警和日常业务的输出信号，能输出用1表示，不能输出用0表示。（2）列真值表：（3）对三个输出信号，分
4、别用卡诺图化简，得到各输出的最简与-或逻辑表达式：真值表瘦身画法 （4）根据要求，将上式转换为与非表达式：（5）画出逻辑图。例3 设计一个将余3码变换成8421BCD码的组合逻辑电路。解：本题不需要做约定（1）根据题目要求，列出真值表：或真值表写成：（2）用卡诺图进行化简。（注意利用无关项）化简后得到的逻辑表达式为：（3）由逻辑表达式画出逻辑图。4.3 组合逻辑电路中的竞争冒险 4.3.1 产生竞争冒险的原因 竞争：一个逻辑门的两个输入信号同时向相反的方向变化， 而变化的时间有差异的现象，称为竞争。竞争冒险：由竞争而可能产生输出干扰脉冲的现象称为竞争冒险。1冒险（输出信号可能出现不应该出现的1
5、信号） &例：产生了冒险在一定的条件下，如果门电路的输出端表达式可等价于 两个互补信号的相乘或相加，就会产生竞争冒险。0冒险（输出信号可能出现不应该出现的0信号） 例1: 判断图示电路是否存在冒险，如有，指出冒险类型， 画出输出波形。解：如果令 AC0，则有 该电路存在l冒险 例2: 判断逻辑函数 是否存在冒险。 三冒险现象的消除方法 1、加冗余项。2、变换逻辑式，消去互补变量。3、增加输出滤波电容4、尽量避免输入信号出现类似“1001”的变化。4.4 若干典型的组合逻辑集成电路4.4.1编码器CD45324.4.2译码器/数据分配器4.4.3数据选择器4.4.4数值比较器4.4.5算术运算电
6、路1.编码器的定义与工作原理编码起名字，用文字、符号或者数码表示特定信息的 过程。在数字系统中，将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:2nN 4.4.1 编码器一、普通编码器例： 试设计一个4线-2线编码器电路，可将4个信息编成 2位代码，假设任一瞬间，4个信息必须有一个而且只 能有一个处于有效状态。 解： 约定：输入为高电平有效，信息有效用1表示，无 效用0表示。4个信息分别用I0 ， I1 ， I2 ， I3表示，2 位代码用A1 ， A0表示，且对应的关系为：A1 A0I0 ：
7、0 0 I1 ： 0 1I2 ： 1 0I3 ： 1 1列出真值表如下：在使用上述编码电路的过程中，必须保 证输入I0 ， I1 ， I2 ， I3任一瞬间必须有 一个而且只能有一个处于有效状态，因 为我们在设计此电路的过程中使用了无 关项。使用此电路时必须遵守无关项。 否则该编码器不能给出正确的编码，从 而导致编码混乱。比如I1和I2同时为1时， 该编码器的输出A1A0为00。从前面的组合电路设计一节中我们已经知道，此电路的设计完全可 以使用另外的一种约定，例如输入信息有效用0表示，无效用1表示。4个 输入信息分别用I0，I1，I2，I3表示，2位代码用A1，A0表示，且对应的关系 为：信息
8、I0的编码为11, 信息I1的编码为01, 信息I2的编码为10, 信息I3 的编码为00。可以列出对应的真值表，读者可以自行完成余下的设计工作 。例2：设计一个键控8421BCD码编码器。（任一瞬间可以无任何 有效输入，不能同时有两个或两个以上的输入有效）解：（1）列出真值表（应该有1024行)（2）由真值表写出逻辑表达式重新整理得：（3）由表达式画出逻辑图：97531SSSSSD =（4）增加控制使能标志GS ：当按下S0S9任意一个键时，GS=1，表示有信号输入；当S0S9均没按下时，GS=0，表示没有信号输入。例3 设计一个3位二进制编码器，假设任一瞬间，8个信息必须有一个而且只能有一
9、个处于有效状态解：约定：输入为高电平有效。8个信息分别用I0 ， I1 ， I2 ， I3 ， I4 ， I5 ， I6 ， I7 表示，3位代码用A2 ， A1 ， A0表示，且对应的关系为：A2 A1 A0I0 ：000I1 ：001I2 ：010I3 ：011I4 ：100I5 ：101I6 ：110I7 ：111由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：例4 设计一个4线-2线优先编码器，任一时刻必须有一个输入有效， 但允许多个输入同时有效。解：约定：输入为高电平有效，信息有效用1表示，无效用0表示。 4个信息分别用I0 ， I1 ， I2 ， I3表示，2位代码用A1
10、， A0表示，且 对应的关系为：A1 A0I0 ：00I1 ：01I2 ：10I3 ：11I0 ， I1 ， I2 ， I3的优先级依次升高二、优先编码器特点：输入信号具有优先级，当多个输入信号同时有效时，优 先编码器只对优先级最高的输入信号进行编码。列出真值表如下：用卡诺图化简 0AI II I 0 12 30001111000011110X101110111010101用门电路实现逻辑电路：集成优先编码器芯片CD4532引脚分布常用逻辑符号内部逻辑图见教材142页图（a）EI为使能输入端。输入为高电平有效，I7优先级别最高。GS为工作标志端，高电平有效。 EO为使能输出端，用于级联多个CD
11、4532。 输输 入输输 出 EI I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 GS EOL H L L L L L L L LH H H L H H L L H H L L L H H L L L L H H L L L L L H H L L L L L L H H L L L L L L L H L L L L LL L L L HH H H H LH H L H LH L H H L H L L H LL H H H LL H L H LL L H H LL L L H L三编码器的应用1编码器的扩展用两片CD4532优先编码器串行扩展实现的16线4线优先编码器0I
12、1I2I3I4I5I6I7IA2A1A0GSEOEICD4532(2)I01I2II3I4I56I7IA21A0AGSEOEICD4532(1)1X2XX560X7XX3XX4X14915X813XX10XX1112XXGSY0Y1Y2Y3EOEI111112组成8421BCD 编码器72I0I1Y6I5I4II3I0ICD4532YEIEOGS21YII457I162III03III98IY0Y1Y2Y3111第五节 译码器/数据分配器一译码器的定义与功能：与编码器相反译码器将输入代码转换成特定的输出信号例：2线4线译码器写出各输出函数表达式：画出逻辑电路图：二、集成译码器1.二进制译码器7
13、4HC1383线8线译码器加了引脚名字的74X138的国标符号 74X138的常用符号 74X138的引脚图 以A2 A1 A0的顺序， A2为高位对最小项编号时，Y 的下标与m的下标一致1实现组合逻辑电路例1 试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。L(A,B,C)=m3+m5+m6+m7=用一片74138加一个与非门就可实现该逻辑函数。三、译码器的应用例2 某组合逻辑电路的真值表如下所示，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非与非形式:用一片74138加三个与非门就可实现该组合逻 辑电路。可见，用译码器实
14、现多输出逻辑函数时，优点更明显。用译码器实现多输出组合逻辑函数的步骤1.写出逻辑函数的最小项和的形式；2.将逻辑函数的最小项和的表达式变换成与非与 非式；3.画出接线图。4.如果函数为4变量函数，用3/8线译码器实现， 则需先用两片3/8线译码器扩展成4/16线译码器， 在此基础上进行以上步骤。2译码器的扩展用两片74138扩展为4线16线译码器5线-32线译码器电路参见教材147页3构成数据分配器数据分配器将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。用74138译码器设计一个“1线-8线”数据分配器第1种方案：G2A作为数据输入端，Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端当A2 A1 A0 =000 时：当A2 A1 A0 =001 时：当A2 A1 A0 =010 时：第2种方案：G2B作为数据输入端，Y0 Y1 Y2 Y3 Y4 Y5 Y
