第8.2章稳定性和防干扰问题

《第8.2章稳定性和防干扰问题》由会员分享，可在线阅读，更多相关《第8.2章稳定性和防干扰问题（35页珍藏版）》请在金锄头文库上搜索。

1、第8.2章稳定性和防干扰问题 随着电子技术的发展，嵌入式处理器的应用越来越广泛。处理 器的工作频率越来越高，伴随而来的系统的可靠性、稳定性问 题也越来越值得重视了。嵌入式系统能不能正常的工作，与系 统设计、电子元器件的选择和使用、印刷线路板的设计与布线 、产品的制造工艺等因素是有很大关系的。由于嵌入式系统的 可靠性是由多种因素决定的，其中系统的抗干扰性能的好坏是 影响系统可靠性的重要因素。因此，抗干扰设计是嵌入式应用 系统研制过程中不可忽视的内容。 8.2.1系统中常见的几种干扰源 一般常见的电磁干扰的来源有射频干扰，静电放电，电网电力 干扰，时钟电路产生宽频谱的射频辐射和无线电广播等。错误

2、的PCB布局也会造成系统的不稳定，在进行PCB板的布局时应 注意到系统时钟和周期信号走线的设定，PCB的分层排列及信 号布线层的设置。对于带有高频射频RF能量分布成分的选择， 共模干扰与差模干扰的滤波，接地环路，旁路和去耦电路不足 等多方面的问题。 1 1 前向和后向通道干扰 2空间干扰 3 交流供电系统干扰 以上三种干扰以来自交流电源的干扰最甚，其次为来 自通道的干扰。来自空间的辐射干扰不太突出，一般 只须加以适当的屏蔽及接地即可解决。 8.2.2 硬件电路中常采用的几种抗干扰措施和方法 在抗干扰方面，人们经过长期研究与实践，积累了丰富的经验 ，具体的分为有硬件方面所采取的一些措施和在软件方

3、面所采 取的措施，还有在软、硬结合方面所采取的措施。使用硬件抗 干扰的措施有效率高的优点，但要增加系统的投资和设备的体 积。应用软件抗干扰的方法有投资低的优点，但要降低系统的 工作效率。在一个实际系统，往往采用也要根据实际情况，采 用软件、硬件或软件和硬件抗干扰相结合的方法来防止干扰对 系统的影响。一般，抑制干扰的技术措施有屏蔽、接地、滤波 与去耦、适当布局与布线、绝缘与分离、电路阻抗匹配等技术 和方法。 2 1对I/O通道干扰的抑制措施 对系统输入，输出与微处理器之间进行信息传输过程 的干扰主要是利用隔离技术，双绞线传输，阻抗匹配 等措施抑制。在隔离措施中可根据不同的需要来采用 模拟光电耦合

4、器、数字光电耦合器、继电器或光电隔 离固态继电器（SSR）等器件来实现。 2对电磁干扰的抑制措施 在实用中抑制电磁场干扰的主要手段就是合理的接地 、屏蔽以及电源供给方法。 3旁路滤波和去耦电容的设计 旁路滤波和去耦电容可防止能量从一个电路传到另一 个电路，例如用于隔离级联电路的前、后两级电路的 反馈等，进而提高电路的信号传输的质量。 4印刷电路板的尺寸与器件布置 5系统中的正确“接地”的方法 3 6系统的保护措施和实施方法 1）屏蔽技术屏蔽可分为以下三类：(1)静电屏蔽，即电场屏蔽，防止电场的耦合干扰。 (2)电磁屏蔽，即利用导电性能良好的金属在电磁场内产生涡流效应，防止 高频电磁场的干扰。(

5、3)磁屏蔽，即采用高导磁材料，防止低频磁通的干扰 。 2）选用带有电磁屏蔽功能的EMC器件 EMC器件即瞬变电压抑制器，如TVS（transient voltage supervision）等。 TVS器件可以理解为一只高速的齐纳二极管，或是两只对顶的、中心极接 地的齐纳二极管，接在电源线与地线之间。它平时不导通，当电源线上出 现瞬间强干扰时，TVS器件快速导通，将强干扰信号短路掉。如果嵌入式 系统是用于室外的，还要考虑防雷击问题，防雷击器件有压敏电阻、自恢 复保险丝等3）抑制噪声源的影响 在实际中，通常采用如下的方法来抑制噪声源的影响：在系统中能使用低 速芯片就不采用高速芯片，高速芯片只用在

6、关键的地方。 4元件的布局和布线5旁路和退耦电容的使用 旁路和退耦 旁路和去耦可防止能量从一个电路传到另一 个电路，例如用于隔离级联电路的前后级、 电路的反馈等，进而提高电路的信号传输的 质量。 去耦电容通常安装在数字器件的电源引脚 附近 旁路通常指的是把电路中的某一部分的交 流信号接到地上 6去耦电容参数的选择 一般地，去耦电容值的选用并不严格，可 按CFl选用， 10MHz取0.1F； 100MHz取0.01F； 对由微控制器构成的系统，取0.1 0.0lf之间都可以。7 电源板的安装 4层板，中间2层：电源和地；上下两层是信号 层 多层板：多种方法 设备的接地机壳地与电源地之间通过电容

7、相连 去耦电容的安装 减少引线的长度 电容结构考虑：尽量使用改进的平面结构的电 容器 安装位置考虑8大电容的放置位置 作用 能量储存，为电路提供稳定的电压和电流 大电容的使用 在每两个LSI和VLSI器件之间要放一个大电容。 电源与PCB的接口处。 自适应卡、外围设备和子电路I/O接口与电源终端连接 处。 功率损耗电路和元器件的附近。 输入电压连接器的最远位置。 远离直流电压输入连接器的高密元件布置。 时钟产生电路和脉动敏感器件附近。 在存储器附近安装大电容。因为存储器工作和待机时 电流变化非常大。 为多管脚的VLSI安装大电容。9接地问题 1）信号电压参考 地 单点接地技术 串联接地 并联接

8、地 多点接地技术 混合接地10 2）单点接地的应用 单点接地技术常见于音频电路、模拟设备、 工频及直流电源系统，还有塑料封装的产品 。虽然单点接地技术通常在低频采用，但有 时它也应用于高频电路或系统中。 单点接地小结 （1）一般适用于低频应用（工作频率低于 1MHz）和直流应用。 （2）设计时需要考虑分布电感和分布电容的 存在，这些分布参数可能产生谐振。 （3）存在辐射耦合、串扰等问题。 （4）接地线上存在直流压降，因此大功率应 用需要考虑。11 单点接地技术12 3）多点接地的原则- 到接地平面的接地线尽量短，以使引线 电感最小化， 如在甚高频电路中，引线长度小于 1英寸。 使两个接地引线之

9、间的物理距离不能超过被接 地的电路部分中的最高频率信号波长的1/20。 在甚高频电路中，元件接地引线的长度要尽可 能短。 4）数字电路的接地 采用多点接地技术 特别是高速数字电路13 输入/输出连接器的设置 从PCB的接地板到输入/输出支架之间必须提供多点接地 连接 避免接地环路14BGA器件的出现 器件引脚数越来越多带来的问题。 BGA，种球栅陈列（Ball-Grid Array）封 装，它出现于20世纪90年代初。15BGA器件的特点 BGA器件的优点 管脚密度大：相对于同样尺寸的QFP器件，BGA能够 提供多至几倍的引脚数。 BGA器件缺点 几乎不能手工焊接。 焊球在芯片的下面，焊接完成

10、之后很难去判断其焊 接质量。 一旦发现焊接问题，重焊过程复杂。 在调试阶段，几乎无法飞线。16BGA器件的布线问题 中、大管脚间距BGA器件 小管脚间距BGA器件 主要取决于生产工艺。 多个BGA器件的布局问题 注意：所有BGA器件要在板的同一面。 第一版硬件设计、布线时需要注意的问题 电源和地管脚一定不要搞错。 所有信号都引出，以便飞线。174层电路板的分层问题 器件密度较高 SIG GND(PWR) 优质布线层 PWR (GND) （优质布线层） SIG SI性能好，EMI不很好 器件密度较低或者芯片周围有足够面积覆铜 GND SIG(PWR) 优质布线层 SIG(PWR) 优质布线层 G

11、ND SI、EMI都较好 原则：地越多越好，信号离地越近越好186层电路板的分层问题 器件密度较高 SIG GND SIG PWR GND SIG 器件密度较低 GND SIG GND PWR SIG GND198层电路板的分层问题 Signal 1 Power 1 - Signal 1 | Ground 2 - Power 2 Signal 3 Ground 2 Signal 4208层电路板的分层问题 Signal 1 Ground 2 Signal 2 Power 1 Ground 2 Signal 3 Ground 3 Signal 421电源层和地层的注意事项 绝对不要破坏地平面，即

12、不要在底层内走 信号 电源层可以走少量信号，以不影响电源走 线为准 电源层分区注意镜像原则22高速信号的处理 SDRAM 尽量等长，尽量短、粗 LCD 多混入地信号23以太网和USB接口需要考虑的问 题 尽量使用4层板或以上 模拟差分信号走线要平行、紧靠，尽量粗 、少打孔 如果可能，以太网部分尽量使用集成变压 器的RJ45插座24音频接口的处理 尽量使用4层板或以上 模拟和数字信号尽量远离 注意模拟和数字地的处理25抑制噪声源 能用低速芯片就不用高速的，高速芯片只用在关键地方。 一片74HC04中有6个非门，如果时钟电路用了其中的2个，另外 4个尽量用在不重要的地方，尤其不要用在I/O驱动上。

13、 可用串一个电阻的办法，降低控制电路沿上下跳变速率。 尽量为继电器提供某种形式的阻尼。 使用满足系统要求的最低频率时钟。 时钟产生器尽量靠近用到该时钟的器件，用地线把时钟区隔离 起来，石英晶体振荡器外壳要接地。 尽量让时钟信号回路周围电场趋近于零。用地线将时钟区圈起 来，时钟线要尽量短，不要引得到处都是。 I/O驱动电路尽量靠近印制板边，让它尽快离开印制板。 对进入印制板的信号要加滤波。 从高噪声区来的信号也要加滤波。 闲置不用的门电路输入端不要悬空，闲置不用的运算放大器正 输入端要接地，负输入端接输出端。 使用45折线而不要用90折线布线，以减小高频信号对外的 发射。263）减少噪声的耦合

14、在印刷线路板上按频率和电流开关特性分区，噪声元件与非噪 声元件要离得远一些。 对特殊高速逻辑电路部分用地线圈起来。 I/O片子靠近印刷线路板边，靠近引出插头。 经济条件允许的话用多层板，以减小电源、地的寄生电感。 单面板或双面板用单点接电源和单点接地。 电源线、地线尽量粗。 时钟、总线、片选信号要远离I/O线和接插件。 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特 别是时钟线。 对A/D类器件，数字部分与模拟部分宁可绕一下也不要交叉。 时钟线垂直于I/O线比平行于I/O线干扰小，时钟元件引脚远离 I/O电缆。2711）元件引脚要尽量短，去耦电容引脚要尽量短。 12）关键的线要尽量粗，

15、并在两边加上保护地。 13）噪声敏感线不要与大电流、高速开关线平行。 14）高速线要短要直。 15）石英晶振下面和对噪声特别敏感的器件下面不要 走线。 16）敏感信号与噪声携带信号要通过一个接插件引出 的话，例如用扁带电缆引出，要使用地线信号线 地线的引出法。 17）弱信号电路、低频电路周围地线不要形成环路。 18）携带高噪声的引出线要绞起来，最好屏蔽起来。 19）集成电路上该接电源、地的端都要接，不要悬空 。 28减少噪声的接收 任何信号都不要形成环路，如不可避免，让环路区尽量小。 使用高频、低寄生电感的瓷片电容或多层陶瓷电容作去耦电容 。 每个集成电路加一个去耦电容。 用大容量的钽电容或聚酯电容而不用电解电容作电路充放电储 能电容。 每个电解电容边上都要加一个小的高频旁路电容。 需要时，线路中加铁氧体高频扼流环分离信号、噪声、电源、 地。 可能的话，加频率可选的带通滤波器。 使用管状电容时，外壳要接地。 处理器无用端要接高电平、接地，或定义成输出端。 A/D参考电平要加去耦电容，用串联终端电阻的方法减小信号 传输中的反射。 尽量不用IC