《微机原理第6章-主存储器》由会员分享，可在线阅读，更多相关《微机原理第6章-主存储器（85页珍藏版）》请在金锄头文库上搜索。
1、 存储器概述 半导体存储器 存储器与CPU的连接 存储器的工作原理本章内容本章内容 了解存储器的工作原理和外部特性 掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所需内存系统。学习目的学习目的6.1 半导体存储器的分类存储器是计算机系统中具有记忆功能的部件，它是由大量的记忆单元(或称基本的存储电路)组成的, 用来存放用二进制数表示的程序和数据。记忆单元是一种能表示二进制“ 0 ”和“1”的状态并具有记忆功能的物理器件，如电容、双稳态电路等。一个记忆单元能够存储二进制的一位。由若干记忆单元组成一个存储单元、一个存储单元能存储一个字，字有4位、8位、16位等称之为字长，字长为8时，称一个字
2、节。实际上存储系统是快慢搭配，具有层次结构的实际上存储系统是快慢搭配，具有层次结构的 ，如图，如图6.16.1所示。所示。速度快 容量小速度慢 容量大寄存器内部Cache外部Cache主存储器辅助存储器大容量辅助存储器图图6.1 6.1 微机存储系统的层次结构微机存储系统的层次结构CPU存储器操作： 读操作，非破坏性。 写操作，破坏性。存储器的职能： 信息交换中心。 数据仓库。一、存储器分类1. 内存储器(内存或主存)功能：存储当前运行所需的程序和数据。特点：CPU可以直接访问并与其交换信 息，容量小，存取速度快。2. 外存储器( 外存)功能：存储当前不参加运行的程序和数据。特点：CPU不能直
3、接访问，配备专门设备才能进行交换信息，容量大，存取速度慢。目前，存储器使用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用方便等优点，在此我们只讨论半导体存储器。半 导 体 存 储 器静态随机SRAM动态随机DRAM一次性编程 PROM可擦除 EPROM紫外光擦除 UREPROM电擦除 EEPROM读写存储器 RAM只读存储器 ROM双极型MOS掩膜ROM可编程ROM图6.2 半导体存储器分类二、半导体存储器的组成半导导体存储储器由地址寄存器，译码电译码电 路、存储储体、 读/写控制电路、数据寄存器、控制逻
4、辑等6个部分组成。 AB地地 址址 寄寄 存存 器器 MARMAR地地 址址 译译 码码 器器存存 储储 体体 MM读读 写写 驱驱 动动 器器数数 据据 寄寄 存存 器器 MDRMDRDB 控制逻辑控制逻辑启动片选读/写图6.3 存储器的基本组成1. 1. 存储体存储体基本存储电路是组成存储器的基础和核心，基本存储电路是组成存储器的基础和核心， 它用于存放一位二进制信息它用于存放一位二进制信息“0 0”或或“1 1” (” (字位字位) ) 。若干基本存储电路。若干基本存储电路( (字位字位) )组成一个存储单元，组成一个存储单元， 一个存储单元一般存储一个字节，即存放一个存储单元一般存储一
5、个字节，即存放8 8位二进位二进 制信息，存储体是存储单元的集合体。制信息，存储体是存储单元的集合体。 2. 2. 译码驱动电路译码驱动电路该电路实际上包含译码器和驱动器两部分。该电路实际上包含译码器和驱动器两部分。 译码器的功能是实现多选译码器的功能是实现多选1 1，即对于某一个输入的，即对于某一个输入的 地址码，地址码，N N个输出线上有唯一一个高电平（或低电个输出线上有唯一一个高电平（或低电 平）与之对应。平）与之对应。 常用的地址常用的地址译码译码译码译码 有两种方式，即有两种方式，即单译码和双单译码和双 译码方式译码方式。 (1) 单译码方式单译码方式是一个单译码方式是一个“N N中
6、取中取1 1”的译码器，如图的译码器，如图6.46.4所示。译码器输出驱动所示。译码器输出驱动N N根字线中的一根，每根根字线中的一根，每根字线由字线由MM位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线上的上的MM位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放大器输出或输入一个大器输出或输入一个MM位的字。位的字。 Ap-1 Ap-2 A1 A0 N 取 1 译 码 器基本存储电路p个输入M 位 位 线D0 D1 DM1 N根字线 N=2p 个地址W0 W1 选中的字线 输出M位Wn-1 输 出 缓 冲 放 大 器图6.4 单译码寻址示意
7、图(2) 双译码方式双双译码译码译码译码 方式采用的是两方式采用的是两级译码电级译码电级译码电级译码电 路。当字路。当字选选选选择择择择线的根数线的根数N N很大时，很大时，N=2N=2p p中的中的p p必然也大，这时必然也大，这时可将可将p p分成两部分，如：分成两部分，如：N=2N=2p p=2=2q+rq+r=2=2q q2 2r r=X=XY Y，这样便将对这样便将对N N的译码分别由的译码分别由X X译码和译码和Y Y译码两部分译码两部分完成。完成。 A0 A1 A2 A3 A4 X0 X31 .W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存储电路R/W控制
8、Y(列)地址译码及I/O控制数据输入 数据输出A5 A6 A7 A8 A9 X (行) 地 址 译 码 器 图6.5 双译码结构示意图单译码方式单译码方式主要用于容量主要用于容量小的存储器，小的存储器，双译码方式双译码方式可大可大大减少译码输出选择线的数目大减少译码输出选择线的数目，适用于大容量的存储器。，适用于大容量的存储器。3. 3. 地址寄存器地址寄存器用于存放用于存放CPUCPU访问存储单元的地址，经译码访问存储单元的地址，经译码驱动后指向相应的存储单元。驱动后指向相应的存储单元。4. 4. 读读/ /写电路写电路包括包括读读读读出放大器、写入出放大器、写入电电电电路和路和读读读读/
9、/写控制电路写控制电路，用以完成对被选中单元中各位的读出或写入操，用以完成对被选中单元中各位的读出或写入操作。作。 5. 5. 数据寄存器数据寄存器用于用于暂时暂时暂时暂时 存放从存存放从存储单储单储单储单 元元读读读读出的数据，或从出的数据，或从CPUCPU或或I/OI/O端口送出的要写入存储器的数据。端口送出的要写入存储器的数据。 6. 6. 控制逻辑控制逻辑接收来自接收来自CPUCPU的启动、片选、读的启动、片选、读/ /写及清除命写及清除命令，经控制电路综合和处理后，产生一组时序信令，经控制电路综合和处理后，产生一组时序信号来控制存储器的读号来控制存储器的读/ /写操作。写操作。 三、
10、半导体存储器芯片的主要技术指标1. 存储容量（存放二进制信息的总位数 ）存储容量=存储单元个数每个存储单元的位数常用单位：MB、GB、TB其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B2. 存取时间存取时间又称存储器访问时间。指启动一次存储器操作到完成该操作所需的时间 tA。3. 存取周期存取周期是连续启动两次独立的存储器操作所需的最小的时间间隔TC，一般TCtA 。4. 可靠性可靠性指存储器对电磁场及温度等变化的抗干扰能力。5. 其他指标体积、重量、功耗(包括维持功耗和操作功耗)。6.2 读写(随机)存储器RAM一、静态随机存储
11、器SRAM图6.6为6个MOS管组成的双稳态电路。图6.6 六管静态RAM基本存储电路Y地址译码VccV7I / OV8I / OV3V4V5V2V6AV1B DiDiX地址译码图中V1V2是工作管，V3V4是负载管，V5V6是控制管，V7V8也是控制管，它们为同一列线上的存储单元共用。特点：(1) 不需要刷新，简化外围电路。(2) 内部管子较多，功耗大，集成度低。典型的静态RAM芯片不同的静态RAM的内部结结构基本相同，只是在不同容量时时其存储储体的矩阵阵排列结结构不同。典型的静态态RAM芯片如Intel 6116（2K8位），6264（8K8位），62128（16K8位）和62256（32
12、K8位）等。 图6.8为SRAM 6264芯片的引脚图，其容量为8K8位，即共有8K（213）个单元，每单元8位。因此，共需地址线13条，即A12A0；数据线8条即I/O8I/O1、WE、OE、CE1、CE2的共同作用决定了SRAM 6264的操作方式，如表4.1所示。 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 156264NC A4 A5 A6 A7 A8 A9 A10 A11 A12 I/O1 I/O2 I/O3GNDVCC WE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/
13、O7 I/O6 I/O5 I/O4 表6.1 6264的操作方式I/O1 I/O8IN写 0100IN写 1100OUT读 0101高阻输出禁止1101高阻未选中0高阻未选中1I/O1 I/O8方式WE CE1CE2OE 图6.8 SRAM 6264引脚图DRAM的基本存储电路(存储单元)有单管和四管等结构，这里仅介绍单管存储单元的结构及存储原理。二、动态随机存储器DRAM刷新放大器数据I/O线T1CS行选择信号图6.9 单管DRAM基本存储元电路T2列选择信号图6.9为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。 特点：(1) 每次读出后，内容被破坏，要采取恢复措施，即需
14、要刷新，外围电路复杂。(2) 集成度高，功耗低。典型的动态RAM芯片一种典型的DRAM如Intel 2164。2164是64K1位的DRAM芯片，片内含有64K个存储单元，所以，需要16位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K存储单元中的任何一个单元。 图6.10(a) Intel 2164 DRAM芯片引脚图GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A2 NC2164 1 16 8 9
15、WE RASCASA0A7：地址输入 CAS：列地址选通 RAS：行地址选通 WE：写允许 Din：数据输入 Dout： 数据输出 Vcc：电源 GND：地 图6.10(b) Intel 2164 DRAM内部结构框图DoutWE Din CASRASA7 A1 A0 8 位 地 址 锁 存 器128128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128128 矩阵128128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128128 矩阵4 选 1 I/O 门 控输 出 缓 冲 器行时 钟缓 冲器列时 钟缓 冲器写允 许时 钟缓 冲器数据 输入 缓冲 器包含：(1) 存储体 (2)外围电路 a. 地址译码器 b. 读/写控制及I/O电路 c. 片选控制CS二、RAM的组成6.3 只读存储器(ROM)ROMROM主要由地址译码器、存储矩主要由地址译码器、存储矩阵、控制逻辑和输出电路四部分组成阵、控制逻辑和输出电路四部分组成 （如图（如图4.114.11所示），与所示），与RAMRAM不同之处不同之处是是ROMROM在使用时只能读出，不能随机在使用时只能读出，不能随机写入。写入。 输出电路Y 译码存储矩阵X 译
