计算机组成-08：cpu的结构和功能

《计算机组成-08：cpu的结构和功能》由会员分享，可在线阅读，更多相关《计算机组成-08：cpu的结构和功能（59页珍藏版）》请在金锄头文库上搜索。

1、计算机组成 之CPU的结构 和功能计算机学院本章主要内容8.1 CPU 的结构8.3 指令流水8.2 指令周期8.4 中断系统8.1 CPU 的结构8.1.1 CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断8.1.2 CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.18.12. CPU 的内部结构8.1

2、8.1算术和 布尔逻辑取反移位状态标志内部 数据总线寄存器CU中断 系统ALU控制信号C P U1. 用户可见寄存器(1) 通用寄存器8.1.3 CPU 的寄存器存放操作数可作 某种寻址方式所需的 专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式 段基值 栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如 正、负、零、溢出、进位等8.18.12. 控制和状态寄存器(1) 控制寄存器PC控制 CPU 操作(2) 状态寄存器状态寄存器其中 MAR、MDR、IR 用户不可见 存放条

3、件码PSW 寄存器存放程序状态字PC 用户可见 3. 举例Z8000 8086 MC 68000MARMMDRIR8.18.18.1.4 控制单元 CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见 第篇 参见 8.4 节8.18.18.2 指令周期8.2.1 指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令 执行取指、分析取指阶段 取指周期执行阶段 执行周期 （取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期 指令周期取指周期 执行周期指令周期JMPXADDX M

4、UL X8.28.2取指周期执行周期指令周期3. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.28.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.28.26. CPU 工作周期的标志CPU 访存有四种性质取 指令取 地址取 操作数存 程序断点取指周期间址周期执行周期中断周期FE DIND DINT DCLK1FE1IND1EX1INTEX DCPU 的4个工作周期8.28.21. 取指周期数据流8.2.2 指令周期的数据流MDRCUMARPCIR存储器CPU地址总线数据总线控

5、制总线IR+1 8.28.22. 间址周期数据流MDRCUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.28.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU地址总线数据总线控制总线PC 存储器8.28.28.3 指令流水如何提高机器速度1. 提高访存速度2. 提高 I/O 和主机之间的传送速度 提高整机处理能力高速芯片Cache多体并行I/O 处理机DMA多总线通道高速器件改进系统结构 ，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）（指令内部）过程级

6、（程序、进程）两个或两个以上事件在 同一时刻 发生两个或两个以上事件在 同一时间段 发生 并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.38.3取指令 3执行指令 38.3.1 指令流水原理2. 指令的二级流水1. 指令的串行执行取指令 取指令部件 完成总有一个部件 空闲指令预取若 取指 和 执行 阶段时间上 完全重叠指令周期 减半 速度提高 1 倍执行指令 执行指令部件 完成取指令 1执行指令 1取指令 2执行指令 2取指令 3执行指令 3取指令 2执行指令 2取指令 1执行指令 18.38.3必须等 上条 指令执行结束，才能确定 下条 指令的地址， 造成时间损失3. 影响指令

7、流水效率加倍的因素(1) 执行时间 取指时间(2) 条件转移指令 对指令流水的影响解决办法 ？取指令 部件指令部件 缓冲区执行指令 部件猜测法8.38.34. 指令的六级流水六级流水14 个时间单位串行执行6 9 54 个时间单位完成 一条指令6 个时间单位COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI COFOEIWODIFICOFOEIWODIFI指令 1 指令 2指令 3指令 4指令 5指令 6指令 7指令 8指令 91 2 3 4 5 6 7 8 9 10 11 1

8、2 13 14t8.38.3指令 1 与指令 4 冲突指令 2 与指令 5 冲突指令1、指令3、指令 6 冲突 COFOEIWODIFI COFOEIWODIFI COFOEIWODIFICOFOEIWODIFI COFOEIWODIFI COFOEIWODIFICOFOEIWODIFI COFOEIWODIFI COFOEIWODIFI指令 1 指令 2 指令 3 指令 4 指令 5 指令 6 指令 7 指令 8 指令 91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3.2 影响指令流水线性能的因素1. 结构相关8.38.3不同指令争用同一功能部件产生资源冲突程序的相

9、近指令之间出现某种关联使指令流水出现停顿，影响流水线效率解决办法 停顿 指令存储器和数据存储器分开 指令预取技术 （适用于访存周期短的情况）2. 数据相关不同指令因重叠操作，可能改变操作数的 读/写 访问顺序 采用 定向技术（旁路、相关专用通路）解决办法8.38.3 写后读相关（RAW）SUB R1，R2，R3ADD R4，R5，R1；（R2） （R3） R1；（R5）+（R1） R4 读后写相关（WAR）STA M，R2ADD R2，R4，R5；（R2） M 存储单元；（R4）+（R5） R2 写后写相关（WAW） 后推法MUL R3，R2，R1SUB R3，R4，R5；（R2） （R1）

10、R3；（R4） （R5） R33. 控制相关8.38.3BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INXCPX # NBNE MDIV # NSTA ANSADD X, DM由转移指令引起3. 控制相关8.38.3WOEIFOCODIWOEIFODIFIFIDIFICOFIFOCODIFIWOEIFOCODIFIDIFOEIWOEIFOCOFIDICOWODIFICOFI指令 1指令 2指令 3指令 4指令 5指令 6指令 7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设 指令3 是转移指令8.3.

11、3 流水线性能 1. 吞吐率 单位时间内 流水线所完成指令 或 输出结果 的 数量8.38.3 最大吞吐率 实际吞吐率 连续处理 n 条指令的吞吐率为设 m 段的流水线各段时间为tTpmax =1 tTp =m + (n-1) ntt2. 加速比 Sp 8.38.3m 段的 流水线的速度 与等功能的 非流水线的速度 之比设流水线各段时间为 t完成 n 条指令在 m 段流水线上共需T = m + (n-1) t t 完成 n 条指令在等效的非流水线上共需 T = nm t Sp = m +(n-1) nm =nm m + n -1 t t t 则由于流水线有 建立时间 和 排空时间因此各功能段的

12、 设备不可能 一直 处于 工作 状态 8.38.3流水线中各功能段的 利用率3. 效率 mt31245312453124531245 n-1 nn-1 nn-1 nn-1 nT时间S空间空间S4S3S2S1(n-1) t8.38.3m(m + n -1) t = mnt 流水线各段处于工作时间的时空区流水线中各段总的时空区 效率 = 3. 效率 mt31245312453124531245 n-1 nn-1 nn-1 nn-1 nT时间S空间空间S4S3S2S1(n-1) t流水线中各功能段的 利用率例8.1 假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）4个过程段，共

13、有10条指令连续输入此流水线。（1）画出指令周期流程。（2）画出非流水线时空图。（3）画出流水线时空图。（4）假设时钟周期为100ns，求流水线的实际吞吐率。（5）求该流水处理器的加速比。8.38.38.3.4 流水线的多发技术 1. 超标量技术 每个时钟周期内可 并发多条独立指令 硬件 不能调整 指令的 执行顺序配置多个功能部件 通过编译优化技术，把可并行执行的指令搭配起来8.38.3IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13时钟 周期指令序列2. 超流水线技术 在 一个时钟周期 内 再分段 （ 3 段） 不能调整 指令的 执行顺序在一个时钟周期内 一个功能部件使用多次（ 3 次）靠编译程序解决优化问题流水线速度是原来速度的 3 倍8.38.3IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13时钟周期指令序列3. 超长指令字技术 采用 多个处理部件具有 多个操作码字段 的 超长指令字（可达几百位） 由编译程序 挖掘 出指令间 潜在 的 并行性，将 多条 能 并行操作 的指令组合成 一条8.38.3IF ID EX WR0 1 2 3 4