逻辑电路补充知识2

《逻辑电路补充知识2》由会员分享，可在线阅读，更多相关《逻辑电路补充知识2（64页珍藏版）》请在金锄头文库上搜索。

1、2 组合逻辑电路2.1小规模集成电路构成的组合电路2.2中规模集成电路及应用组合逻辑电路的一般框图Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只取 决于同一时刻的输入状态而与电路原来的状态无关。关于组合逻辑电路结构特征: 1、输出、输入之间没有反馈延迟通路， 2、不含记忆单元二. 组合逻辑电路的分析步骤：2.1.1 组合逻辑电路分析1、 由逻辑图写出各输出端的逻辑表达式；2、 化简和变换逻辑表达式；3、 列出真值表；4、 根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻

2、辑功能。一. 组合逻辑电路分析三、组合逻辑电路的分 析举例 例1 分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2. 列写真值表。 10010110111011101001110010100000CBA001111003. 确定逻辑功能： 解：输入变量的取值中有奇数 个1时，L为1，否则L为0,电路具有为奇校验功能。如要实现偶校验，电路应做何改变？例2 试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化 简和变换。 X = A2、列写真值表X = A真值表1 1 10 1 11 0 10 0 11 1 00 1 01 0 00 0

3、0Z Y X C B A0 0 0 0 1 1 1 10 01 1 1 1 0 00 1 01 1 0 10这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表1 1 10 1 11 0 10 0 11 1 00 1 01 0 00 0 0Z Y X C B A0 0 0 0 1 1 1 10 01 1 1 1 0 00 1 01 1 0 102.2 中规模集成电路及其应用2.2.1 编码器2.2.2 译码器2.2.3 数据分配器和数据选择器2.2.4 数值比较器2.2.5 加

4、法器1、)编码器 (Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。2.2.1 编码器能将每一个编码输入信号变换为不同的二进制的代码输出。如8线-3线编码器：将8个输入的信号分别编成 8个3位二进 制数码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码 输出。编码器的逻辑功能：编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同

5、时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。二进制编码器的结构框图普通二进制编码器1、编码器的工作原理I0 I1 Yn-1 Y0 Y1 1n2I二进制 编码器2n个 输入 n位二进 制码输出 (1) 4线2线普通二进制编码器 (设 计)1000010000100001Y0Y1I3I2I1I0 （2）逻辑功能表编码器的输入为高电平有效。（a）逻辑框图4 输 入二进制码输出110110001、编码器的工作原理该电路是否可以再简化 ？2. 优先编码器 优先编码器的提出：实际应用中，经常有两 个或更多输入编码信号 同时有效。必须根据轻重缓急，规定好这些

6、外设允许操作的先后次 序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻 辑部件称为优先编码器。(2)优先编码器线(42 线优先编码器)（设计 ）（1）列出功能表输 入输 出I0I1I2I3Y1Y0100000100011010111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3 输入为编码信号I3 I0 输出为Y1 Y03321IIIY+=33210IIIIY+=译码器的分类： 译码：译码是编码的逆过程，它能将二进制码翻译成代表某 一特定含义的信号.(即电路的某种状态)1 译码器的概念与分类译码器：

7、具有译码功能的逻辑电路称为译码器。唯一地址译码器代码变换器将一系列代码转换成与之一一对应的有效 信号。 将一种代码转换成另一种代码。 二进制译码器 二十进制译码器 显示译码器常见的唯一地址译码器： 2.2.2 译码器2线 - 4线译码器的逻辑电路( 分析） LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表（1.） 二进制译码器n 个输 入端使能输 入端2n个输 出端设输入端的个数为n，输出端的个数为M 则有 M=2n2、 集成电路译码器74HC138(74LS138)集成译码器 引脚图逻辑图74HC138集成译码器逻辑图74HC138

8、集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输 出输 入A1A0LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHH

9、HHA2E3输 出输 入A1A01、已知下图所示电路的输入信号的波形试画出译码器输出的波形。译码器的应用2、译码器的扩展用74X139和74X138构成5线-32线译码器3线8线译码器的 含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。3、用译码器实现逻辑函数。. . .当E3 =1 ，E2 = E1 = 0时用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合 逻辑函数.数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图2.2.3 数据分配器

10、和数据选择器用译码器实现数据分配器 0 1 0当ABC = 010 时，Y2=DC B A输 入输 出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7 LLXXXXHHHHHHHH HLDLLLDHHHHHHH HLDLLHHDHHHHHH HLDLHLHHDHHHHH HLDLHHHHHDHHHH HLDHLLHHHHDHHH HLDHLHHHHHHDHH HLDHHLHHHHHHDH HLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表 数据选择器1、数据选择器的定义与功能 数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。

11、数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关” 。4选1数据选择器2 位地址 码输入端使能信号输 入端，低电 平有效1路数据输 出端（1）逻辑电路数 据 输 入 端（2）工作原理及逻辑 功能0 0I30 11 01 1=1=001YS0S1E地址使能输出输 入功能表000I0 001I1 010I2 011I374LS151功能框图D7YYE74HC151D6 D5 D4 D3 D2 D1 D0S2S1S02、集成电路数据选择器8选1数据选择器74HC1512、集成电路数据选择器2个互补 输出端8 路数据 输入端1个使能 输入端3 个地址 输入

12、端74LS151的逻辑图输 入输 出 使 能选 择YYES2S1S0 HXXXLH LLLLD0 LLLHD1 LLHLD2 LLHHD3 LHLLD4 LHLHD5 LHHLD6 LHHHD73、74LS151的功能表当E=1时，Y=1 。 当E=0时数据选择器组成逻辑函数产生器控制Di ，就可得到不同的逻辑函数。5、数据选择器74LS151的应用当D0 =D3=D5 = D7=0 D1 =D2=D4= D6=1 时：当D0 =D3=D5 = D7=1 D1 =D2=D4= D6=0 时：D7YYE74LS151D6 D5 D4 D3 D2 D1 D0S2S1S0当E=0时：比较Y与L，当

13、D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例1 试用8选1数据选择器74LS151产生逻辑函数 解:利用8选1数据选择器组成函数产生器的一般步骤a、将函数变换成最小项表达式b、将使器件处于使能状态c、地址信号S2、 S1 、 S0 作为函数的输入变量d、处理数据输入D0D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。总结:1. 1位数值比较器(设计)数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。输入：两个一位二进制数 A、B。 输出： FBA=

14、1，表示A大于BFBABA=FBABBA输 出输 入2、2 位数值比较器：输入：两个2位二进制数 A=A1 A0 、B=B1 B0能否用1位数值比较器设计两位数值比较器? 比较两个2 位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高 位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。用一位数值比较器设计多位数值比较器的原则真值表0 0 10 1 01 0 0A0 B0 A0 B1FA=BFABA0 B0A1 B1输 出输 入FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB

15、= (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FABIABFA B3HLL A3 B2HLL A3 = B3A2 B1HLL A3 = B3A2 = B2A1 B0HLL A3 = B3A2 = B2A1 = B1A0 FBAFBA=高位片输出低位片B3A3B0A0B7A7B4A4用两片74LS85组成16位数值比较器（串联扩展方式）。高位片输出低位片B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12采用串联扩展方式数值比较器2.2.5 加法器在两个1位二进制数相加时，不考虑低位来的进位的相加-半加在两个二进制数相加时，考虑低位进位的相加-全加加法器分为半加器和全加器两种。半加器全加器1、半加器和全加器两个4 位二进制数相加:（1） 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式1000C011110101000SBA