数字电子技术基础 ppt 课件3

《数字电子技术基础 ppt 课件3》由会员分享，可在线阅读，更多相关《数字电子技术基础 ppt 课件3（47页珍藏版）》请在金锄头文库上搜索。

1、第三章 组合逻辑电路3.1 概述3.2 组合逻辑电路的分析和设计3.3 若干常用的组合逻辑电路3.4 组合电路中的竞争冒险现象3-1 概述电路特点功能特点任意时刻的输出信号只与此时刻的输入信号 有关，而与信号作用前电路的输出状态无关不包含有记忆功能的单元电路（即不含存 储单元），也没有反馈电路。 组合逻辑电路的特点数字电路组合逻辑电路时序逻辑电路完成逻辑功能的电路称为逻辑电路。3-2 组合逻辑电路的分析和设计3.2.1 组合逻辑电路的分析已知组合逻辑电路写输出逻辑表达式化简分析其功能填真值表分析其功能一、分析方法（步骤）分析逻辑电路的目的：找出电路的逻辑功能。从输入到输出逐级推导公式化简或用卡

2、诺图化简为了直观表达逻辑关系二、举例解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图， 试分析其逻辑功能。BAB AY+=2）、根据逻辑表达式列真值表 0 0 0 1 1 0 1 1A B Y0 1 1 03）、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。D2 = 1 时，(2)片工作.输入端可如图连线：如果译码器的片选端有多个,（图略）等效电路：共阳极，需0驱动共阴极，需1驱动2、 BCD码七段显示译码器为了使七段数码管显示BCD代码所表示 的十进制数，必须使用显示译码器，将 BCD代码译成数码管所需的驱动信号。常用可以驱动共阴极LED数码管的

3、显示译码器有74LS248等。LED数码管外形图ha gdbcef74LS248 A3 A2 A1 A0a b c d e f g+Uabcdefgabcdefg3-3-3 数据选择器地址码二、输出表达式三、逻辑电路图D20 0 0 1 1 0 1 1D0 D1D3A1 A0Y数据选择器的功能是从一组数据中选则某个数据输出一、真值表1Y&A11A01 D3D2D1D0（以四选一数据选择器为例）四、逻辑符号（附加控制端）A1 A0四选一 D3D2D1D0SY Y=A1A0D0 +A1A0D1+A1A0D2 +A1A0D3八选一数据选择器有三位地址码A2A1A0 可在八位数据D7 D0选择某一位。

4、（图略）五、 数据选择器功能的扩展例： 试用一片双四选一数据选择器 74LS153 组成一个八选一数据选择器 。解：连接线路如图1A21Y常用集成四选一数据选择器有74LS153，内含双四选一电路。当A2=0时，(1)部分电路工作，可在D0 D3 种选择某个数据；（1）（2）A1A0D7 D6 D5 D4D3 D2 D1 D074LS153D22D20D12D10D23D21S2 D13D11S1Y2Y1A1A0可在D4 D7中选择某个数据。当A2=1时，(2)部分电路工作，3-3-4 加法器加法器是构成计算机中算术运算 电路的基本单元。一、1位加法器1、1位半加器真值表输出逻辑表达式逻辑图S

5、=AB+AB=ABCO=AB0 0 0 1 1 0 1 100 10 10 01A BSCO A BSCO逻辑符号=1A B&SCO只能将两个1位二进制数相加， 不能将低位的进位信号纳入计算的 加法器称为1位半加器。输 入输 出2、1位全加器能将低位的进位信号纳入计算的 加法器称为全加器二、多位加法器两个多位数相加时每一位都可能出现 进位信号，因此，必须使用全加器。1、串行进位加法器输入输出 A B CICO SCO CIA BS0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 11 1 0 1 1 11位全加器真值表 1位全加器输出表达式：逻辑图（略）逻辑符号：00 10

6、10 01 10 0101 114位串行进位加法器：10011101111例如做14+7的运算：2、超前进位加法器 串行进位运算速度慢，用超前进 位法可提高运算速度。不片接时,芯片74LS83的CI 端应接低电平.=（10101）2 = 16+4+1 =（21）10常用4位超前进位加法器 有74LS83等。0111 0(1110)2+(0111)20CO CIA BS CO CIA BS CO CIA BS CO CIA BS74LS83 B3B2B1B0A3A2A1A0S3 S2 S1 S0 CICO3-3-5 数值比较器一、1位数值比较器 1、真值表2、输出逻辑表达式二、多位数值比较器 常

7、用多位数值比较器有74LS85， 它能进行两个4位二进制数的比较 。电路结构不同，扩展端的用法就 可能不同，使用时应加以注意。YAB=AB3、逻辑图YA=B=AB+AB不进行片接时，其扩展端应满足：100 100 100 100=YAB=AB+ABY(A=B)1A BY(AB) 0 0 0 1 1 0 1 1&11&Y(AB)Y(AB)I(AB) B3B2B1B0A3A2A1A0I(AB)=011AB3-3-6 常用组合逻辑电路的应用一、译码器的应用1、用译码器作数据分配器例如用2线4线译码器作数据分配器：A1A0端：地址码输入端 S 端： 数据D的输入端Y3 Y0： 数据输出端把数据D=10

8、10依次加在 S 端，1 01 1 1 11 0 1 11 0 1 1 1 1 1 10 0 0 1 1 01 1A1 A0地址码 输出Y2=DY0=DY1010例如：令地址码A1A0=10 结果只有 Y2=1010功能表DY3Y2Y1Y0A0A1SY1=DY3=D2、用译码器产生任意逻辑函数n线2n线的译码器，可产生不多于n个变量的任意逻辑函数。1）方法步骤2）注意控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应；所用译码器输出1有效时，输出端应附加或门； 把原函数化为最小项之和形式；根据函数的变量数 n ， 确定用n线2n线译码器；所用译码器输出0有效时，输出端应附加与

9、非门。假设用图示输出1有效的 3线8线译码器产生此函数 ，则应将Z式变为如下形式：如果用输出0有效的3线8线 译码器74LS138产生此函数，例1：用译码器产生 Z=ABC+AB解：1ZABC1译码器输出端附加或门即可。则应将Z式变为如下形式：译码器输出端附加与非门即可。Z=ABC+ABC+ABC =m0+m6+m7Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7= m0 m6 m7Y0 Y6 Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZA B C1&例2： 用一片74LS138实现 1位全加器的逻辑功能连接

10、线路如图。例3： 用1片74LS139实现1位全加器的逻辑功能 。 先将双2线4线连接成3线8线 译码器，再产生题示逻辑功能。已知1位全加器的逻辑表达式为 74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&1A B CISCO74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S2&1 AB CISCO二、数据选择器的应用具有n位地址码的数据选择器，可以产 生不多于n+1个变量的任意逻辑函数。解：四选一数据选择器的输出表达式为：例： 用四选一数据选择器产生三变量的逻辑函数 Z=ABC+ABC+ABY=A1A0D0 +A1A0D1 +A

11、1A0D2 +A1A0D3v 将 Z 式写成与 Y 式完全对应的形式：v 对照 Z 式与 Y 式知，只要令：Z =根据 替代 关系 连接 线路A1 A0D3D2D1D0SYABC+ AB0+ ABC+ AB1ABC11ZA1=A，A0=B， D0=C， D1=0， D2=C， D3=1数据选择器的输出函数就是 Z 式所表示的逻辑函数三、加法器的应用加法器常用来进行代码转换用一片74LS83把 8421BCD码转换成余3码。解：余3码 = 8421BCD + 0011余 3 码8421BCD码用一片74LS83,附加必要的门电路 将8421BCD码转换成2421BCD 码 。设计过程见下页所以：

12、如图连接即可。74LS83 B3B2B1B0A3A2A1A0S3 S2 S1 S0 C ICO0 0 1 1 修正值例1：例2：2、修正电路的设计1、真值表（设计一览表） 74LS83的输入74LS83的输出 8421BCD A3A2A1A0修正值 B3B2B1B02421BCD S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 10 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1

13、1 0 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0观察修正值可知：B3=0； B0=0； B2 =B1 =（A3A2A1A0） （A3A2A1A0） m5+m6+m7+m8+m9 约束项：m10+m11+m12+m13+m14 +m15 =0解：3、修正电路输出逻辑表达式已知: B2=B1=m5+m6+m7+m8+m9m10+m11+m12+m13+m14 +m15 =08421BCD码修正值2421BCD码1&B2=B1=A3+ A2A0+ A2A174LS83

14、B3B2B1B0A3A2A1A0S3 S2 S1 S0 C ICOB2=B1A1A0A3A200 01 11 10 0 0 0 0 1 1 101 1X X X X X X00 01 1011连接线路3-4 组合逻辑电路的竞争冒险现象 3-4-1 竞争冒险现象及其成因前面分析组合逻辑电路的功能时，都假定输入信号处于 稳定状态（静态）；若输入信号处于跳变状态（动态），且 门电路的传输延迟时间 tpd 不能忽略时，组合逻辑电路就有可 能产生竞争冒险现象。结果，在t1t2 时间内，电路输 出端产生了Y=1的尖峰脉冲，Y=A AY 0tpdt1 t2 t3 t4AYA 它不符合静态下Y= AA恒为 0 的 逻辑关系。例设静态时，动态，且 tpd 0 时, Y=？tpdA Atpd& 1Y竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象。尖峰脉冲会使敏感的电路（如触发器）误动作， 因此，设计组合电路时要采取措施加以避免。 3-