可编程 基础教程第2章

《可编程 基础教程第2章》由会员分享，可在线阅读，更多相关《可编程 基础教程第2章（34页珍藏版）》请在金锄头文库上搜索。

1、第第2 2章章 可编程逻器件的设计可编程逻器件的设计主要内容主要内容 2.12.1可编程逻辑器件的设计流程 2.22.2在系统在系统可编程技术 2.32.3边界扫描技术 2.4Altera器件的编程与配置可编程可编程ASICASIC器器 件原理与应用件原理与应用2.1 可编程逻辑器件的设计流程1 1、基本介绍、基本介绍 可编程逻辑器件的 设计是指利用开发软 件和编程工具对器件 进行开发的过程。2 2、设计准备、设计准备 包括方案论证、系统设计和器件选择等工作。 目前常用自顶向下的层次化、模块化设计。 自顶向下首先从系统设计入手，在顶层进行功能划 分和结构设计，并在系统级采用仿真手段验证设计的

2、正确性，然后再逐级设计低层次的结构，有利于早期 发现结构设计中的错误，提高设计效率。 层次化设计支持模块化，多个低层模块可同时设计 ，设计的模块可重复利用。2.1 可编程逻辑器件的设计流程3 3、设计输入：、设计输入： 设计输入是指设计者将设计内容以开发环境可 认知的表达形式进行表述，并输入相应EDA工具 的过程。 有多种输入方式：原理图输入方式，硬件描述 语言输入方式，波形输入方式。2.1 可编程逻辑器件的设计流程原理图输入：原理图输入： 适用于对系统各部 分电路很熟悉的情 况，或系统对时间 特性要求较高的场 合； 当系统复杂时，效 率较低； 直观，易于实现仿 真，便于信号的观 察和电路的调

3、整。2.1 可编程逻辑器件的设计流程硬件描述语言输入：硬件描述语言输入： 用文本方式描述设计，分为普通硬件描述语言和行为 描述语言。 普通描述语言有ABEL-HDL、CUPL等，支持逻辑方程、 真值表、状态机等逻辑表达方式。 行为描述语言是目前常用的高层硬件描述语言，有许 多优点：语言与工艺无关，公开，具有很强的逻辑描 述和仿真功能，输入效率高，便于在不同的设计库之 间转换。 波形图输入：波形图输入： 广泛应用于仿真测试过程当中。 适用于时序逻辑和有重复性的逻辑函数。2.1 可编程逻辑器件的设计流程4 4、设计处理：、设计处理：语法检查和设计规则检查逻辑优化和综合适配和分割布局和布线生成编程数

4、据文件2.1 可编程逻辑器件的设计流程语法检查和设计规则检查：语法检查和设计规则检查：2.1 可编程逻辑器件的设计流程逻辑优化和综合：逻辑优化和综合： 逻辑优化：对表述逻辑进行器件基础上的化 简和调整。 综合：层次平面化、模块合并化。 适配和分割适配和分割( (映射映射) ) 在器件基础上对设计与器件间建立关联。 布局和布线布局和布线 设计在器件中的具体实现过程。 生成编程数据文件生成编程数据文件 不同的器件对应有不同的数据文件格式。2.1 可编程逻辑器件的设计流程主要指设计过程中的一系列仿真和测试。 通常在整个EDA流程中有两种仿真过程：功能仿 真和时序仿真。 功能仿真：在设计输入完成之后，

5、选择具体器件 进行编译之前的逻辑功能验证，又称前仿真。 时序仿真：在选择了具体器件并完成布局、布线 之后的时序关系仿真，又称后仿真或延时仿真。5 5、设计校验：、设计校验：2.1 可编程逻辑器件的设计流程6 6、器件编程、器件编程2.1 可编程逻辑器件的设计流程将编程数据放到具体的可编程逻辑器件中。不同的器件其编程过程不同：CPLD称为下载 ，FPGA称为配置。常见的编程形式有：专用编程器，通过附加 的存储器，通过下载电缆直接编程器件。常见的编程工艺：EEPROM/FLASH，SRAM，熔 丝/反熔丝。2.2 2.2 在系统在系统可编程技术1 1、在系统可编程的简介：、在系统可编程的简介：IS

6、P技术于20世纪80年代末由Lattice公司推出。在系统可编程技术(In-System Programmable)是 指在整个设计和制造环节中，可以对器件、电路 板或整个电子系统的备逻辑功能随时进行修改或 重构的能力。通常把具备ISP能力的PLD称为ISP-PLD。ISP-PLD 不需要编程器，直接在目标系统或PCB上进行编程 ，有利于提高系统可靠性，便于调试和维修。2.2 2.2 在系统在系统可编程技术未编程前先焊接安装系统内编程-ISP在系统现场重编程修改2 2、ISPISP的基本原理：的基本原理：2.2 2.2 在系统在系统可编程技术3 3、在系统编程方法：、在系统编程方法： 非易失性

7、元件的E2COMS结构或快闪存储单元结 构的可编程逻辑器件静态重构。 易失性元件SRAM结构的FPGA器件动态重构 。2.2 2.2 在系统在系统可编程技术利用计算机接口和下载电缆对器件编程利用计算机接口和下载电缆对器件编程2.2 2.2 在系统在系统可编程技术利用单片机或微处理器对器件编程利用单片机或微处理器对器件编程2.2 2.2 在系统在系统可编程技术多芯片多芯片ISPISP编程编程2.2 2.2 在系统在系统可编程技术4 4、在系统编程技术的优越性、在系统编程技术的优越性 利用ISP技术可以完全摆脱编程器，并且解决 传统可编程器件难以解决的问题。 ISP技术开始了期间编程一个新的时代，

8、对系 统的设计、制造、测试和维护也产生了重大 的影响。 为今后的系统的重构提供了新思路。2.2 2.2 在系统在系统可编程技术1 1、边界扫描测试的产生、边界扫描测试的产生对PLD性能和设计符合度的测试过程也是PLD应用领 域中的重要组成部分。随着器件规模的不断加大和生产工艺的不断提高， 传统的测试方法已无法满足实际要求。 20世纪80年代，联合测试行动组织JTAG提出边界扫 描测试技术BST，也称为JTAG-BST。并制定出相关标 准IEEE1149.1-1990。近年来，边界扫描测试技术在 IC设计，包括PLD设计中得到了广泛支持和不断发展 。2.3 2.3 边界扫描边界扫描技术2 2、边

9、界扫描测试原理、边界扫描测试原理2.3 2.3 边界扫描边界扫描技术边界扫描测试标准的引脚资源边界扫描测试标准的引脚资源2.3 2.3 边界扫描边界扫描技术边界扫描寄存器旁路寄存器指令寄存器TDO 缓冲器TAP控制器TDITMS TCLKTDO边界扫描测试结构组成边界扫描测试结构组成2.3 2.3 边界扫描边界扫描技术边界扫描系统结构边界扫描系统结构2.3 2.3 边界扫描边界扫描技术边界扫描寄存器组成边界扫描寄存器组成2.3 2.3 边界扫描边界扫描技术TAPTAP控制器常用命令模式控制器常用命令模式SAMPLE/PRELOAD指令模式。该指令模式允许在不中断器件正常 工作的情况下，捕获器件

10、内部的数据；EXTEST指令模式。该指令模式主要用于校验器件之的外部引脚 连线；BYPASS指令模式。如果SAMPLE/PRELOAD和EXTEST模式都未被选 中。TAP控制器会自动进入BYPASS模式，在这种状态，数据信号 受时钟控制在TCK上升沿时刻从TDI进入旁路寄存器，并在同一 时钟的下降沿时刻从TDO输出；IDCODE指令模式。该指令模式用来标识IEEE STD1149.1链中的 器件；USECODE指令模式。该指令模式用来标识在IEEE STD1149.1链中 的用户器件的用户电子标签。2.3 2.3 边界扫描边界扫描技术3 3、边界扫描测试技术的发展、边界扫描测试技术的发展边界

11、扫描测试描述语言。BSDL(The Boundary Scan Description Language)VHDL的一个子集 。系统的可测性设计。在系统的设计过程中就全 面的考虑和加入测试功能单元，有效的提高和 保证系统的可测性。2.3 2.3 边界扫描边界扫描技术1 1、ByteBlasterByteBlaster接口接口2.4 2.4 AlteraAltera器件的编程与配置器件的编程与配置13579246810 引脚12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJTAG模 式TCKGNDTDOVCCTMS-TDIGND1

12、 1、CPLDCPLD的的ISPISP方式编程方式编程TCKTCKTDOTDOTMSTMS TDITDI1K1KGNDGND1K1KVCCVCC1K1KVCCVCCVCCVCCGNDGNDGNDGNDAlteraAltera的的MAX7000MAX7000系列器件系列器件2.4 2.4 AlteraAltera器件的编程与配置器件的编程与配置1K1KGNDGND1K1KVCCVCCTCKTCKTDOTDOTMSTMSTDITDI其他其他IEEE1149.1IEEE1149.1 JATGJATG兼容器件兼容器件TCKTCKTDOTDOTMSTMSTDITDI其他其他IEEE1149.1IEEE1

13、149.1 JATGJATG兼容器件兼容器件TCKTCKTDOTDOTMSTMSTDITDI其他其他IEEE1149.1IEEE1149.1 JATGJATG兼容器件兼容器件1K1KVCCVCC2.4 2.4 AlteraAltera器件的编程与配置器件的编程与配置2 2、FPGAFPGA的配置的配置Altera的FPGA可以使用6种配置模式，这些模式通过 FPGA上的两个模式选择引脚MSEL1和MSEL0上设定的电平 来决定：配置器件配置：MSEL1=0、MSEL0=0。PS模式： MSEL1=0、MSEL0=0。PPS模式： MSEL1=1、MSEL0=0。PPA模式： MSEL1=1、M

14、SEL0=1。PSA模式： MSEL1=1、MSEL0=0。JTAG模式： MSEL1=0、MSEL0=0。2.4 2.4 AlteraAltera器件的编程与配置器件的编程与配置使用使用PCPC并口并口PSPS模式配置模式配置1K1K 1K1K1K1KGNDGNDCONF_DONECONF_DONE nSTATUSnSTATUS DCLKDCLKnCEOnCEOFLEX 10KFLEX 10K系列器件系列器件MSEL0MSEL0 MSEL1MSEL1nCEnCEDATA0DATA0 nCONFIGnCONFIGCONF_DONECONF_DONE nSTATUSnSTATUS DCLKDCL

15、KnCEOnCEOFLEX 10KFLEX 10K系列器件系列器件MSEL0MSEL0 MSEL1MSEL1nCEnCEDATA0DATA0 nCONFIGnCONFIGGNDGND1K1K1K1KVCCVCCVCCVCCVCCVCCVCCVCCVCCVCCVCCVCCGNDGNDN.C.N.C.不连接不连接GNDGND2.4 2.4 AlteraAltera器件的编程与配置器件的编程与配置使用专用配置器件配置使用专用配置器件配置1K1K1K1KVCCVCCVCCVCCVCCVCC配置器件配置器件DCLKDCLK DATADATA OEOE nCSnCS nINITnINIT CONF CON

16、FGNDGNDDCLKDCLK DATA0DATA0 NstatusNstatus CONF_DONECONF_DONE nCONFIGnCONFIGnCEOnCEOFLEX 10KFLEX 10K系列器件系列器件MSEL0MSEL0 MSEL1MSEL1nCEnCEN.C.N.C.不连接不连接2.4 2.4 AlteraAltera器件的编程与配置器件的编程与配置nINIT_CONFnINIT_CONF TDOTDOEPC2EPC2器件器件 DATA0DATA0 DCLKDCLK OEOE nCSnCS TMSTMS TCKTCK TDITDIVCCVCC VCCVCCGNDGNDVCCVCCVCCVCCVCCVCC VCCVCCVCCVCCVCCVCCVCCVCCVCCVCCGNDGNDDCLKDCLK CONF_DONE