集成电路设计基础王志功东南大学无线电系20

《集成电路设计基础王志功东南大学无线电系20》由会员分享，可在线阅读，更多相关《集成电路设计基础王志功东南大学无线电系20（93页珍藏版）》请在金锄头文库上搜索。

1、东南大学射频与光电集成电路研究所集成电路设计基础王志功东南大学 无线电系2004年东南大学射频与光电集成电路研究所第13章 CMOS动态恢复逻辑电路13.1 C2MOS电路 13.2 预充电放电逻辑13.3 预充电技术的改进多米诺逻辑13.4 多米诺逻辑的发展13.5 逻辑树中的寄生现象13.6 多输出多米诺逻辑东南大学射频与光电集成电路研究所 第13章 CMOS动态恢复逻辑电路CMOS电路有许多优点。但一般认为，与NMOS相比有两大缺点 ： lCMOS电路的速度比NMOS低。理由是根本性的 。因为任何一级倒相器至少有两只管子，一只P 管和一只N管，它们的栅极是连接在一起的，输 入电容加倍，前

2、级的充放电就慢多了。 lCMOS电路所需的器件数多。一个倒相器要2只 管子。一个逻辑电路需要设计两套逻辑函数，分 别传送原函数和其补函数。因而，CMOS电路的 逻辑冗余度较高。这不仅浪费了硅片面积，而且 增加了不少互联任务，使性能降低。东南大学射频与光电集成电路研究所第13章 CMOS动态恢复逻辑电路(续)为了克服这两个缺点，人们作了很多研究。 l伪NMOS电路就是在这个指导思想下产生的。它只采 用一个P管作为上拉负载，以代替全互补标准CMOS 电路中的P阵列逻辑。但它带来一些类似NMOS倒相 器所具有的那些缺点。增加了静态功耗，提高了输出 低电平，降低了噪声容限。 lCVSL为CMOS电路的

3、实现，提出了一些新的概念，P 管可用N管来等效，利用反馈来转化。从而带来一些 新的优点。如，整个逻辑树都是N阵列，可以发挥N Well工艺的优势。利用差分逻辑可以简化电路。可 以同时提供原量和非量两种输出。但也带来一些新的 缺点，如，增加了功耗，降低了速度。东南大学射频与光电集成电路研究所 第13章 CMOS动态恢复逻辑电路(续)DSL电路在速度上有较大的改进，可以同 NMOS电路相匹敌。然而功耗是增加了。必须指出，上述分析与比较都是以静态 CMOS电路为准的。从七十年代后期起，一批 动态CMOS电路崛起，无论是面积、速度，还 是功耗，都远比静态电路优越，因而获得广泛 的应用。东南大学射频与光

4、电集成电路研究所 13.1 C2MOS电路日本人在计算器生产方面一直是领先的。七十年代后期，日 本人想把他们拿手的计算器电路改造为SRAM电路，设计低功耗 的CMOS SRAM。日本的CMOS研究中心是设在东芝公司的半导 体部。东芝公司在研制CMOS SRAM芯片的过程中发现，在存储器芯片中，许多电路不是一直在工作的，如，行译码器，列译码 器，读出放大器，I/O控制电路等等，都只需要在较短的时间间隔内工作，只需要在时钟控制下周期性工作。因而这些电路没有必 要在不同期间消耗功率。为此，把这些电路的基本单元倒相器，都加以时钟控制。在时钟有效期间，倒相器工作，允许消耗 功率。在时钟期外，倒相器不工作

5、，也不消耗电源。从而发明了 时钟CMOS电路（Clocked CMOS），简称为C2MOS电路。东南大学射频与光电集成电路研究所 13.1 C2MOS电路(续)如图13.1所示:该电路是 在静态CMOS电路的基础上 加了2个由时钟控制的门.在 P阵列，由控制，在N阵列 由控制.这就意味着电源 电压Vdd和Vss并不是一直加在逻辑电路上的。只有当 = 1， = 0时，N管与P管 全打开，把电源Vdd和Vss 加到组合逻辑电路上， 获得CMOS静态恢复逻辑。时序图指出，这个与非门的输出F仅仅 在时钟时刻，即 = 1，才能反映出F = 。在 = 0时刻，P 管和N管全截止，逻辑电路上没有电源，从而没

6、有功耗。图13.1图 13.1东南大学射频与光电集成电路研究所 13.1 C2MOS电路(续)东芝公司用这种C2MOS电路不仅研制了4K SRAM ，8K SRAM，还设计了16bit p。C2MOS电路的最大优点是：l把芯片中不工作的部分，通过时钟将电源切断 ，这对p、RAM等这类芯片来讲，是有重大实 用价值的。 l利用C2MOS电路也可以用作三态门。然而，发明C2MOS电路的意义在于，它开创了动 态CMOS逻辑的新时代。一批高性能的动态CMOS电 路出现并逐步主宰着整个CMOS电路。东南大学射频与光电集成电路研究所 13.2 预充电放电逻辑预充电放电技术是动态逻辑电路中最重要的一种技术 ，

7、已得到了广泛地使用。在讨论这项技术之前，有必要了解一 些背景。13.2.1 Bell Labs对动态电路的研究把芯片中不使能的部分切除电源以节省功耗，这一种设计 思想并不仅仅是东芝公司的。大约在七十年代中期，Bell Labs 的专家们早已使用了这种概念。但东芝公司将这一概念落实到 单元逻辑电路，门电路，因而产生了C2MOS门。Bell Labs的权威B.T.Murphy认为，VLSI正向亚微米发展。 在亚微米电路工艺可以实现的时候，人们应当有能力设计一种 100MIPS的p器件。设计这样的器件，最大的限制因素是功耗 。显然，先进的p应用CMOS电路来制造。故Bell Labs从七十 年代中期

8、开始，就致力于设计CMOS p。东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑(续)1）1976年，Bell Labs研制了一种8/16位的p，定名为Bellmac-8。 这是一种8位和16位兼容的p，是面向软件要求设计的，它有 如下特点： l支持用高级语言调用有效的编译器。 l支持多种存储器组织方式。 l它含有8bit的ALU和16bit的AAU。 这种软件驱动设计方式，已在不少商用p芯片中体现出来。如， 8086，80286等。 在设计这个8bit ALU时，Murphy发现ALU这种模块，平均扇入系 数很高，采用全互补标准CMOS电路是划不来的。从而选择了 伪NMOS电路

9、来实现这种8bit ALU。可是，伪NMOS电路的接 地点上，加了一个时钟开关，功耗的节省是非常可观的。东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑(续)相反，16bit AAU的平均扇入较低。因为它是计算地址的，不象 ALU，操作数种类多。显然，用标准CMOS电路来实现是合理 的。 指针寄存器等也采用标准的CMOS电路。控制器是复杂的。因为它有丰富的指令集，有很多种寻址方式， 8bit和16bit多种数据类型。对于这种复杂的控制器，Bell Labs 曾考虑过采用微程序设计。但是，为了实现这种复杂的控制功 能，所需的ROM很大，速度很慢，只能放弃，最后选择了PLA 技术。然

10、而发现采用单个PLA也不合适，故选用了2个PLA流 水线方式工作，一个作主控PLA，另一个当作ALU控制用。这 两个PLA是用NORNOR方式实现的，标准CMOS电路。东南大学射频与光电集成电路研究所13.2.2 预充电放电逻辑(续)2）1980年，Bell Labs推出了一种新的p，定名为Bellmac-4。实际 上它是一种非常复杂的c。特点如下： l含有4，8，12，16bit多种指令操作。 l为双操作数指令的每一个操作数提供4种寻址方式 。 l有片上RAM，ROM和I/O控制逻辑。 Bellmac-4的电路技术与Bellmac-8一样，但采用3.5双阱CMOS工艺 。后改为2.5，门延迟

11、达25ns，时钟为10MHz，功耗为100mW 。东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑(续)3）1981年，Bell Labs生产了一种全32bit CMOS p，定名 为Bellmac-32。它是世界上第一片全32位p，且是采用 无Latch-up的双阱CMOS工艺制造的。它的体系结构来自 用户对硬件的看法和要求。 l它支持C语言的有效编译，使得码空间有效，执行 时间缩短。 l它支持UNIX操作系统，支持虚拟存储管理能力。l它的指令集是正交的，使得任何操作码可以同任 何操作数的描述子相容。 l它可以处理多种数据类型，如32bit字，16bit半字 ，8bit字节，以

12、及各种位段。东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑(续)l它支持丰富的寻址能力。 l它支持数据块的操作。一条指令就能使一些数据块从 存储器的某一地方转到另一地方。 l它支持将成批寄存器压入堆栈，或从堆栈弹出成批的 寄存器。 l支持面向进程的操作系统所需要的硬件界面和处理例 外事件所需的界面。 l支持四级特权。 l提供一些指令，有能力从一个进程转到另一个进程。 l它能够处理每个进程的地址空间。东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑(续)不言而喻，Bellmac-32的体系结构是高度复杂的，其中某些已 被80286和80386所引用。例如，把整个芯片

13、划分为两个部分， 取指令单元和执行单元。取指令单元控制着CPU与存储器的相 互作用，与I/O的交互作用。它相当于Intel的总线接口。执行 单元是控制着数据的处理与加工。而且芯片内的大部分寄存器 都可以通过专用的内部访问码来检测与调试。要实现这样一个芯片，困难是很多的。首先，要工艺上有所突破。 l主要是采用外延层，双阱工艺，从而减小Latch-up。 l在I/O电路方面采用围环技术。即在P管周围用N+围环 ，N管周围用P+围环作为保护，使得寄生NPN管和PNP 管很难工作。东南大学射频与光电集成电路研究所13.2.2 预充电放电逻辑(续)其次，电路上要有突破。 l大量采用动态电路，节省芯片面积

14、。 l充分利用P管特点，为电路设计提供灵活性。 l在PLA阵列中，将P管加时钟，对Word Line进行予 充电以完成逻辑功能。N管仅作接地开关。 l发明了一种新的动态电路，Domino-CMOS，它的 速度比常规CMOS快2倍。东南大学射频与光电集成电路研究所13.2.2 预充电放电逻辑(续)最后，分阶段实现。 l第一阶段，先研制32bit的数据通道，包括ALU，AAU ，32bit移位电路。17个32bit寄存器以及有一个门矩阵 以实现指令队列。在电路上主要采用Domino-CMOS。 l第二阶段，做一个完整的p，把32bit的数据通道与相 应的控制逻辑做在一个硅的面包板上。所谓硅面包板

15、是指，那个硅片上已做好PLA母片，多胞逻辑和予制 好的32bit数据通道。然后进行布线以完成一个完整的 p。当然，这样做成的p，面积偏大，速度偏慢。然 而，它易于检查，易于模拟，易于试行软件。 l第三阶段，采用Supercell或Microsystem方案，全定制 电路。用2.5CMOS双阱工艺制造，内部时钟达 32MHz。东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑预充电技术是动态逻辑电路中最重要的一支。其基本思想 如下：对每个门的输出节点最初都预充电到逻辑“1” ，而那些 产生布尔表达式的组合网络是不使能的。待预充电完成后，该 组合网络才被使能，进行有条件地放电，在输出节点上取出逻 辑值。如图13.2所示。图13.2东南大学射频与光电集成电路研究所 13.2.2 预充电放电逻辑(续)采用预充电技术的动态电路有如下特点： l它只含有一套逻辑功能块，一般放在N阵列，当然也可 以放在P阵列。 l添加了一对时钟开关，P