逻辑门符号及电路

《逻辑门符号及电路》由会员分享，可在线阅读，更多相关《逻辑门符号及电路（66页珍藏版）》请在金锄头文库上搜索。

1、逻辑门符号及电路仪表自动化应用常识 马德红2012.12.12DateDate1 11知道常用集成逻辑门电路的符号、逻辑功能。 2用仪器仪表测试常用集成逻辑门电路的逻辑功能。 3用仪器仪表测试常用集成逻辑门电路的应用电路。 4分析和仿真常用集成逻辑门电路及其应用电路。 5编写文档记录常用集成逻辑门电路的学习过程和测试结果 。（一组交一份） 6相互交流和学习。任务目标与要求DateDate2 2学习要点：二极管、三极管的开关特性 分立元件门电路 集成门电路及其功能和使用方法任务基础知识DateDate3 3基本和常用门电路有与门、或门、非门（反相器）、与非门、 或非门、与或非门和异或门等。任务基

2、础知识一分立元件门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截 止（即开、关）两种工作状态，如下图。逻辑0和1： 电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路，简称 门电路。图2-1 获得高、低电平的方法 图2-2 高、低电平的逻辑赋值 a) 正逻辑 b） 负逻辑DateDate4 4一、二极管、三极管的开关特性1.二极管的开关特性二极管符号：正极负极 uD Ui0.5V时， 二极管导通。DateDate5 5uououi0V时，二极管截止，如 同开关断开，uo0V。ui5V时，二极管导通，如同 0.7V的电压源，uo4.3V。二极管的反向恢复时

3、间限制了二极管的开关速度。DateDate6 62.三极管的开关特性DateDate7 7RbRc+VCCbce截止状态饱和状态iBIBSui=UILIBS，三极管工作在饱 和状态。输出电压： uoUCES0.3VDateDate9 93.MOS管的开关特性工作原理电路转移特性曲线输出特性曲线uiui GDSRD+VDDGDSRD+VDDGDSRD+VDD 截止状态uiUTuo0DateDate1010二、三种基本门电路 1、二极管与门Y=ABDateDate11112.二极管或门Y=A+BDateDate12123.三极管非门uA0V时，三极管截止，iB0，iC0，输 出电压uYVCC5Vu

4、A5V时，三极管导通。基极电流为：iBIBS，三极管工作在 饱和状态。输出电压uY UCES0.3V。三极管临界饱和时 的基极电流为：DateDate1313当uA0V时，由于uGSuA0V，小于开启电压UT，所以MOS管 截止。输出电压为uYVDD10V。当uA10V时，由于uGSuA10V，大于开启电压UT，所以 MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆 。输出电压为uY0V。DateDate1414任务基础知识二TTL集成门电路1.TTL与非门DateDate1515输入信号不全为1：如uA=0.3V， uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V

5、，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY50.70.73.6VDateDate16163.6V3.6V输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES0.3V输出Y为低电平。DateDate1717功能表真值表逻辑表达式输入有低，输出为高；输入有低，输出为高；输入全高，输出为低。输入全高，输出为低。观看TTL与非门原理动画DateDate181874LS00内含4个2输入与非门，74LS20内含2个4输 入与非门。74LS00管脚介绍动画演示DateDate19192.TTL非

6、门、或非门、与或非门、与门、或门及异或门A=0时，T2、T5截止，T3、T4导通，Y=1。A=1时，T2、T5导通，T3、T4截止，Y=0。TTL非门DateDate2020A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1 集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0 。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均 截止，T3、T4导通，输出为高电平，即Y1。TTL或非门DateDate2121A和B都为高电平（T2导通）、或C和D都为高电平（T2导通） 时，T5饱和导通、T4截止，输出Y=0。A和B不全为高电平、并且C和D也不全为高

7、电平（T2和T2同时截 止）时，T5截止、T4饱和导通，输出Y=1。TTL与或非门DateDate2222与门Y=AB=AB或 门Y=A+B=A+B异或门DateDate23233.OC门及TSL门问题的提出：为解决一般TTL与非门不能“线与”而设计的。A、B不全为1时，uB1=1V，T2、T3截止，Y=1。接入外接电阻R后：A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。外接电阻R的取 值范围为：OC门n个OC门并联后为负 载门的m个输入端提供 输入信号时的R。DateDate2424TSL门（三态门）E0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因 而T2T5均截

8、止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。E1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的 状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A 0时Y1，为高电平；A1时Y0，为低电平。DateDate2525&A BF符号功能表三态门的符号及功能表&A BF符号功能表 使能端高 电平 起作用使能端低 电平 起作用DateDate2626TSL门的应用：作多路开关： E=0时，门G1使 能，G2禁止， Y=A；E=1时， 门G2使能，G1禁 止，Y=B。信号双向传输 ：E=0时信号向右 传送，B=A；E=1 时信号向左传送 ，

9、A=B 。构成数据总线：让各门的控 制端轮流处于低电平，即任何 时刻只让一个TSL门处于工作 状态，而其余TSL门均处于高 阻状态，这样总线就会轮流接 受各TSL门的输出。DateDate27274.TTL系列集成电路及主要参数TTL系列集成电路74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电 路与非门的平均传输时间tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基础上改进得到的，其典型电路与非 门的平均传输时间tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路 与非门的平均传输时间tpd3ns，平均功耗P19mW。

10、74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其 典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS 系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最 广的系列。DateDate2828TTL与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的 输出电平。产品规范值UOH2.4V，标准高电平USH2.4V。 （2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最 大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流 负载能力。 （3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平 。产品规范值U

11、OL0.4V，标准低电平USL0.4V。 （4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出 电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能 力。 （5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示 门电路的带负载能力。一般TTL门电路NO8，功率驱动门的NO可 达25。 （6）最大工作频率fmax：超过此频率电路就不能正常工作。DateDate2929（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到 标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。 一般TTL门电路的UON1.8V。 （8）输入关门电平UOFF：使与非门的输出

12、电平达到标准高电平USH 的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL 门电路的UOFF0.8V。 （9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级 输出为高电平时，本级输入电路造成的前级拉电流。 （10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前 级输出为低电平时，本级输入电路造成的前级灌电流。 （11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。 在工作频率较高的数字电路中，信号经过多级传输后造成的时间延 迟，会影响电路的逻辑功能。 （12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘 积。DateDate30301.

13、CMO反相器（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。 （2）uA10V时，TN导通，TP截止。输出电压uY0V。任务基础知识三CMOS集成门电路DateDate31312.CMOS与非门、或非门、与门、或门、与或非门和异或门CMOS与非门A、B当中有一个或全 为低电平时，TN1、TN2中 有一个或全部截止，TP1 、TP2中有一个或全部导 通，输出Y为高电平。只有当输入A、B全为高 电平时，TN1和TN2才会都导 通，TP1和TP2才会都截止， 输出Y才会为低电平。DateDate3232CMOS或非门只要输入A、B当中 有一个或全为高电平 ，TP1、TP2中有一个或

14、全部截止，TN1、TN2 中有一个或全部导通 ，输出Y为低电平。只有当A、B全为低 电平时，TP1和TP2才会 都导通，TN1和TN2才会 都截止，输出Y才会为 高电平。DateDate3333与门Y=AB=AB或 门Y=A+B=A+BCMOS与或非门DateDate3434CMOS异或门3.CMOS OD门、TSL门及传输门CMOS OD门DateDate3535CMOS TSL门E=1时，TP2、TN2均截止，Y 与地和电源都断开了，输出端 呈现为高阻态。E=0时，TP2、TN2均导通， TP1、TN1构成反相器。可见电路的输出有高阻态、高 电平和低电平3种状态，是一 种三态门。DateD

15、ate3636CMOS 传输门C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一 样。 C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时， TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo ui。DateDate37374.CMOS数字电路的特点及使用时的注意事项（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰 能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有

16、几 个W，中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意 静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的 输入端不能悬空，应根据需要接地或接高电平。CMOS数字电路的特点DateDate3838使用集成电路时的注意事项（1）对于各种集成电路，使用时一定要在推荐的工作条件范围 内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提 下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。 TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多 余的输入端不允许悬空，否则电路将不能正常工作。（3）T