《计算机组成原理第六章_cpu的结构和功能》由会员分享，可在线阅读，更多相关《计算机组成原理第六章_cpu的结构和功能（52页珍藏版）》请在金锄头文库上搜索。
1、学时：4学时 重点：掌握CPU的基本结构和基本功能中央处理器CPU的功能和组成指令周期时序产生器和控制方式中央处理器什么是CPU？所谓中央处理器是控制计算机来自动完成取出指 令和执行指令任务的部件。它是计算机的核心部件， 通常简称为CPU。中央处理器CPU的功能 指令控制 ：就是保证机器按规定的顺 序执行程序 操作控制：CPU管理并产生由内存取出的每条指令的操作信号，并 把各种操作信号送往相应的部件，从而控制这些部件按指令的要求 进行动作。 时间控制： 对各种操作实施时间上的控制，称为时间控制。 数据加工： 所谓数据加工，就是对数据进行算术运算和逻辑运算 处理。完成数据的加工处理，这是CPU的
2、根本的任务。 （2）中央处理器CPU的基本组成中央处理器由两个主要部分控制器和运算器 组成。 中央处理器控制器由程序计数器、指令寄存器、指令译码 器、 时序产生器和操作控制器组成，它是发布命令的“决策 机构”，即完成协调和指挥整个计算机系统的操作。控 制器的主要功能有：1.从内存中取出一条指令，并指出下一条指令在内 存中的位置。2.对指令进行译码或测试，并产生相应的控制信号。3.指挥并控制CPU，内存和I/O之间的数据流动的方向 。中央处理器运算器由算术逻辑单位（ALU）、累加寄存器、数据缓 冲寄存器和状态条件寄存器组成，它是 数据加工处 理部件。相对控制器而言，运算器接受控制器的命令 而进行
3、动作，即运算器所进行的全部操作都是由控制 器发出的控制信号来指挥的，所以它是执行部件。运 算器的主要功能：1.执行所有的算术运算。2.执行所有的逻辑运算。中央处理器算术逻辑单元状态条件寄存器程序记数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DR存储器I/OCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态 反馈取指 控制执行 控制ccccc中央处理器CPU的主要寄存器1.累加寄存器AC累加寄存器AC通常简称为累加器，它的功能是：当运算 器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为 ALU提供一个工作区。累加寄存器是暂时存放ALU运算的结 果
4、信息。显然，运算器中至少要有一个累加寄存器。 2.状态条件寄存器PSW状态条件寄存器保存由算术指令和逻辑指令运行或测试的 结果建立的各种条件码内容，同时状态条件寄存器还保存 中断和系统工作状态等信息，以便使CPU和系统能及时了解 机器运行状态和程序运行状态。因此，状态条件寄存器是 一个由各种状态条件标志拼凑而成的寄存器。中央处理器3. 程序计数器PC程序计数器中存放的是下一条指令在内存中的地址。 4. 指令寄存器IR指令寄存器用来保存当前正在执行的一条指令。中央处理器5. 地址寄存器AR地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别，所 以必
5、须使用地址寄存器来保持地址信息，直到内存的读/ 写操作完成为止。 6. 缓冲寄存器DR缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。 中央处理器操作控制器和时序产生器1. 数据通路：通常把许多寄存器之间传送信息的通 路，称为“数据通路”。2. 操作控制器：根据指令操作码和时序信号，产生 各种操作信号，以便正确建立数据通路，从而完成取指 令和执行指令的操作。3. 时序产生器：因为计算机高速地进行工作，每一 个动作的时间是非常严格的，不能有任何差错。时序产 生器的作用，就是对各种操作实施时间上的控制。中央处
6、理器程序的执行过程：冯. 诺依曼 结构的计算机执行程序的顺序：1. 正确从程序首地址开始.2. 正确分步执行每一条指令，并形成下条待 执行指令的地址.3.正确并自动地连续执行指令，直到程序的最 后一条指令.中央处理器读取指令 指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 分析指令 按指令规定内容执行指令 不同指令的操作步骤数 和具体操作内容差异很大 检查有无中断请求 若无，则转入下一条指令的执行过程形成下一条指令地址指令的执行过程中央处理器指令周期的基本概念1. 指令周期：CPU每取出并执行一条指令，都要完成一系列 的操作，这一系列操作所需用的时间通常叫做一个指令 周期。 2.
7、 机器周期：指令周期常常用若干个CPU周期数来表示， CPU周期也称为机器周期。3. 时钟周期：由于CPU内部的操作速度较快，而CPU访问一 次内存所花的时间较长，因此通常用内存中读取一个指 令字的最短时间来规定CPU周期。而一个CPU周期时间又 包含有若干个时钟周期（通常称为节拍脉冲或T周期，它 是处理操作的最基本单位）。这些时钟周期的总和则规 定了一个CPU周期的时间宽度。中央处理器指令周期T周期CPU周期CPU周期T1T2T3T4（取指令）（执行指令 ）中央处理器中央处理器中央处理器取指周期中央处理器间址周期中央处理器执行周期 许多类型 主要是涉及到处理器内部的寄存器 可能的操作有 数据
8、传输 ALU 控制指令的处理中央处理器中断周期中央处理器下面以一个简单的程序来具体认识每一条指令的指 令周期和执行过程。 内存地址内存内容助记符所完成的操作020250 000CLA 将累加器的内容请零021030 030ADD 30（A）+（30）A022021 040STA 40（A）（40）023000 000NOP024140 021JMP 2121PC030000 006031040存和数单元中央处理器CLA指令的指令周期非访内指令需要两个CPU周期。在第一个CPU周期，即取指令 阶段，CPU完成三件事：（1）从 内存取出指令；（2）对程序计数 器PC加1，以便为取下一条指令 做好准
9、备；（3）对指令操作码进 行译码或测试，以便确定进行什 么操作。在第二个CPU周期，即 执行指令阶段，将累加器A的内容 清零。 一个CPU周期一个CPU周期取指令阶段执行指令阶段开始取指令PC+1对指令译码执行指令取下条指令PC+1中央处理器算术逻辑单元状态条件寄存器程序记数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态 反馈取指 控制执行 控制cccc+1000 02020 21 22 23 2430 3140CLA ADD 30 STA 40 NOP JMP 21000 006000 020 CL
10、ACLA000 021中央处理器算术逻辑单元状态条件寄存器程序记数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态 反馈取指 控制执行 控制cccc+120 21 22 23 2430 3140CLA ADD 30 STA 40 NOP JMP 21000 006000 020 CLACLA000 021中央处理器ADD指令的指令周期ADD指令的指令周期由三个 CPU周期组成。第一个CPU周期为取指令阶段。第二个CPU周期中将操作数的地 址送往地址寄存器并完成地址译 码。在第三个CPU周期中从内存取出
11、操作数并执行相加的操作。 中央处理器一个CPU周期一个CPU周期取指令阶段执行指令阶段开始取指令PC+1对指令译码送操作数地址取下条指令PC+1取出操作数执行加操作一个CPU周期中央处理器算术逻辑单元状态条件寄存器程序记数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态 反馈取指 控制执行 控制cccc+120 21 22 23 2430 3140CLA ADD 30 STA 40 NOP JMP 21000 006000 021 ADDADD 30000 021000 022000 030 000 0
12、060+6=6000 006中央处理器STA指令的指令周期STA指令的指令周期由四个CPU周期组成。其中第一 个CPU周期仍然是取指令阶段，其过程和CLA指令、ADD指 令完全一样，不同的是此阶段中程序计数器加1后变为 023，因而为取第四条指令做好了准备。我们假定，第一 个CPU周期后结束，“STA 40”指令已放入指令寄存器并完 成译码测试。中央处理器算术逻辑单元状态条件寄存器程序记数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态 反馈取指 控制执行 控制cccc+120 21 22 23 243
13、040CLA ADD 30 STA 40 NOP JMP 21000 006000 022 STASTA 40000 022000 023000 040 000 006000 006000 006中央处理器NOP指令和JMP指令的指令周期NOP指令是一条空指令，包含两个CPU周期，第一个周 期取指令，第二个周期执行指令，因是空指令，所以操作 控制器不发出任何控制信号。JMP指令由两个CPU周期组成，第一个周期是取指令周 期，同其他指令。第二个周期为执行阶段，CPU把指令寄 存器中的地址码部分21送到程序计数器，从而用新内容21 代替PC原先的内容25，这样，下一条指令将不从25单元中 读出，而
14、从21电源开始读出并执行，从而改变了程序原先 的执行顺序 。中央处理器算术逻辑单元状态条件寄存器程序记数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态 反馈取指 控制执行 控制cccc+120 21 22 23 243040CLA ADD 30 STA 40 NOP JMP 21000 006000 024 JMP 21JMP 21000 024000 021000 006000 006000 025000 021中央处理器用方框图语言表示指令周期在进行计算机设计时，可以采用方框图语言来表 示一条指令的指令
15、周期。一个方框代表一个CPU周期，方框中的内容表示 数据通路的操作或某种控制。一个菱形符号代表某种判别或测试，不过时间它 依附于它前面一个方框的CPU周期，而不单独占用一 个CPU周期。符号“”代表一个公操作 。中央处理器PCAR ABUS DBUS DR IR PC +1译码或测试0 ACIR ARIR ARIR PC PCARAR ABUS DBUS DR RDALU ALUACAR ABUS ACDR DRDBUSCLAADDSTAJMPNOP中央处理器小结： 各类信息的传送路径 指令：M-DR-DBUS-IR 地址：PC-ABUS-AR-（取决于寻址方式） 数据： 寄存器-寄存器 总线
16、直接传送 寄存器-存储器 Ri-DBUS-DR-M 存储器-寄存器 M-DR-BUS-Ri中央处理器例：如图所示为双总线结构机器的数据通路，控 制信号G控制的是一个门电路。1.“ADD R2，R0” 指令完成（R0）+（R2）R0功 能操作。假设该指令的地址已放入 PC中。2.“SUB R1，R3”指令完成（R3）-（R1）R3的功 能操作 。中央处理器IRPCARDRR0 R1 R2 R3MABALUIRiIRoPCiPCiARiDRiDRoR0iR0oR3iR3oXiYiA总线B总线G+ -R/W中央处理器PCARMDRDRIRR2YR0XR0+R2R0 PCARMDRDRIRR3YR1XR
