《数字逻辑第六章课件》由会员分享，可在线阅读，更多相关《数字逻辑第六章课件（94页珍藏版）》请在金锄头文库上搜索。
1、 试将8421BCD码转换成余3BCD码8421码 余3码B3 B2 B1 B0 E3 E2 E 1 E0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 0 1 1 0 1 1 0 4 0 1 0 0 0 1 1 1 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 （
2、2）卡诺图（1）真值表 （2）卡诺图（3）表达式（4）电路图（3）表达式8421BCD码余3码1、半加器10.5.1 加法器能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。加数本位 的和向高 位的 进位2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器 。Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和 ， Ci：向高位的进位。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器 。串行进位加法器 构成构成：把n位全加器串联起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入
3、。特点特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每 一位的进位根据各位的输入同时预先形成，而不需要等到低位 的进位送来后才形成，这种结构的多位数加法器称为超前进位 加法器。（2）超前进位加法器进位位直接由加数、被加数和最低位进位位CI0形成。（二）加法器的应用例6：试用四位加法器实现8421BCD码 至余3BCD码的转换。加法器的逻辑符号N位加法运算、代码转换、减法器、十进制加法解：余3码比8421码多3，因此：A3-A0：8421码加数被加数和 低位进位进位B3-B0：0011（3） CI0：0输入 A（a3a2a1a0） B (b
4、3b2b1b0)：输出（A B）= 1二、数值比较器 （一）功能：能对两个相同位数的二进制数进行比较的器件。（1）逻辑符号：A：四位二进制数输入（3为高位）AB、A b、a 16的计数器（二）、 CT74193功能扩展二、四位二进制可逆计数器CT74193态序表 N QD QC QB QA0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1例1：用CT74193设计M=9 计数器方法一:采用 异步预置、 加法计数1、接成M16的计数器（二）、 CT7
5、4193功能扩展二、四位二进制可逆计数器CT74193例1:用CT74193设计M=147 计数器方法一:采用 异步清零、 加法计数M = (147)10 =(10010011)2需要两片CT741932、接成M16的计数器1 0 0 11 1 0 00 0 0 00 0 0 0方法二:采用 减法计数 异步预置 利用QCB端M = (147)10 =(10010011)21 0 0 11 1 0 01 1 0 01 0 0 1例1:用CT74193设计M=147 计数器2、接成M16的计数器6.1.2 中规模计数器三、中规模异步计数器二、四位二进制可逆计数器一、四位二进制同步计数器三、异步计数
6、器CT74290(1) 触发器A：模2 CPA入QA出 (2) 触发器B、C、D：模5异步计数器 CPB 入QD QB出CPA、CPB: 时钟输入端R01、R02: 直接清零端Sg1、Sg2 : 置9端QD QA:高位低位（一）、 逻辑符号输 入 输 出CP R0（1）R0（2）Sg（1）Sg（2） QA QB QC QD11 0 0 0 0 0 11 0 0 0 0 0 1 1 1 0 0 10 0 计 数0 0 0 0 0 0 三、异步计数器CT742901.直接清零：当R01=R02=0，Sg1、 Sg2有低电平时， 输出“0000”状态。与CP无关2.置9：当Sg1= Sg2= 1 时
7、， 输出 1001 状态3.计数：当R01、R02及Sg1、Sg2有低电平时，且当 有CP下降沿时，即可以实现计数（二）、功能三、异步计数器CT74290在外部将QA和CPB连接 构成8421BCD码计数CPA入QD QA出在外部将QD和CPA连接 构成5421BCD码计数CPB入QA QD QC QB出例 1：采用CT74290 设计M=6计数器方法一：利用R端M=6 态序表 NQAQBQCQD00 0 0 0 11 0 0 0 20 1 0 0 31 1 0 0 40 0 1 0 51 0 1 0 60 1 1 00 1 1 00 0 0 0例 2：采用CT74290 设计M=7计数器M=
8、7 态序表 NQAQBQC QD00 0 0 0 11 0 0 0 20 1 0 0 31 1 0 0 40 0 1 0 51 0 1 0 60 1 1 0 71 0 0 1方法二：利用S 端1 0 0 10 1 1 0例 3：用CT74290 设计M=10计数器M=10 态序表 NQAQDQC QB00 0 0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 51 0 0 0 61 0 0 1 71 0 1 0 81 0 1 1 91 1 0 0要求：采用5421码计数例 4：用CT74290 设计M=88计数器方法三：采用两片CT74290级联016.6 寄存器
9、的分类移位寄存器寄存器单向移位寄存器双向移位寄存器一、中规模寄存器CT74175四个D触发器构成2.功能:CT74175真值表输入 输出 R CP D Q 0 1 1 0 0 1 Q01.逻辑符号移位寄存器假设4是低位寄存器，1是高位寄存器由D触发器的特性方程可知：在CP脉冲的作用下，低位触发器的状态送给高位，做高位的次态输出左移寄存器欲存入数码1011，1011采用串行输入，只有一个数据输入端？解决的办法： 在 CP脉冲的作用下 ，依次送入数码左移寄存器： 先送高位，后送低位 右移寄存器： 先送低位，后送高位由于该电路为一左移寄存器，数码输入顺序为： 1011CPQ4 Q3 Q2 Q1欲存入
10、数码1011即D1D2D3D4= 101111(D1) 20(D2) 1(D1) 31(D3) 0(D2) 1(D1) 41(D4) 1(D3) 0(D2) 1(D1) 1 0 11CT74195功能表输入输出Q0 Q1 Q2 Q3 3Q1 0 d0 d3 0 0 0 0 1d0 d1 d2 d3 3d1 0 1 Q00 Q10 Q20 Q30 30Q1 1 0 1Q0n Q0n Q1n Q2n n2Q1 1 0 00 Q0n Q1n Q2n n2Q1 1 1 1 1 Q0n Q1n Q2n n2Q0 3R CP LDSH D0D J K 1 1 1 0 n0Q Q0n Q1n Q2n n2Q
11、二、四位单向移位寄存器CT74195二、四位单向移位寄存器CT741951. 清零：R=0时，输出为 “0000”2 送数：R=1，SH/LD=0时 ，当CP 时，执行并行送 数3 右移：R=1，SH/LD=1时 ，CP 时，执行右移： Q0由JK决定, Q0Q1，Q1Q2 ，Q2Q3（二） 功能（一）逻辑符号1. 当R=0 时，异步清零 2.当MAMB时，并行 送数 3. 当MAMB时，保持4. 当MA=1，MB=0时，右移 且数据从DSR 端串行输入5. 当MA=0 、 MB=1 时，左 移且数据从DSL 端串行输入三、四位双向移位寄存器CT74194（二） 功能（一）逻辑符号输 入输 出 1 2 3 d0 d3 保 持 d0 d1 d2 d3 Q Q Q 0n1n 2n 0 Q0n Q1n Q2n QQ Q 1n 2n3n QQ Q1n 2n 3n 0R CP DSR D0 D3 MBMA DSL 保 持三、四位双向移位寄存器CT74194CT74194功能表注：0-最高位 . 3-最低位四、寄存器的应用（二）、环形计数器（一）、数据转换（三）、扭环形计数器 （四）、分频器（一）、七位串行并行转换串行并行并行串行
