数字电路与逻辑电路设计 第3章 组合逻辑电路

《数字电路与逻辑电路设计 第3章 组合逻辑电路》由会员分享，可在线阅读，更多相关《数字电路与逻辑电路设计 第3章 组合逻辑电路（91页珍藏版）》请在金锄头文库上搜索。

1、第3章组合逻辑电路 本章要点组合逻辑电路是由门电路构成的 实现某种逻辑功能的电路，它和时序 逻辑电路共同构成数字电路，其特点 是电路的输出状态只决定于输入端数 据。本章首先阐述组合逻辑电路的分 析方法和设计方法，然后介绍一些常 用集成组合逻辑电路芯片，如加法器 、比较器、编码器、译码器及显示器 件、数据选择器等，重点掌握组合逻 辑电路的分析和设计，以及集成组合 逻辑电路芯片的应用。 3.1 组合逻辑电路的描述组合逻辑电路：就是由各种门电路构成并实现一定逻辑功 能的电路 ，其特点是电路的输出只决定输入变量，不存在反 馈回路。 输入 矩阵输出 矩阵3.2 组合逻辑电路的分析时序组合逻辑电路的分析就

2、是在给定电路的基础上，写出电路输出端逻 辑式、列出真值表，从真值表分析电路逻辑功能的过程。其步骤大致如下（1）由所给的逻辑电路写出输出端逻辑式；（2）利用公式法或卡诺图法对输出端逻辑式进行化简；（3）根据化简后的逻辑式列出输入和输出真值表；（4）通过真值表分析和得出电路的逻辑功能。举例熟悉组合逻辑电路的分析方法【例1 】组合逻辑电路如图所示，试分析其逻辑功能。 解：由所给的逻辑电路写逻辑式：逻辑电路 化简得到的逻辑式真值表 列出输入输出的真值表 由真值表分析电路的逻辑功能此电路为两个一位二进制 数A和B相加，其和为Y1 ，进位为Y2。此加法电路 只有两个一位二进制数相 加，没有考虑低位有无进

3、位输入，故称为半加器半加器逻辑符号加数和 被加数和输出进位 输出【例2】组合逻辑电路如图所示，试分析其逻辑功能。 解： 由所给的逻辑电路写逻辑式：逻辑电路列出输入输出的真值表 此电路也是加法器电路，其 中A、B为加数和被加数，C 为低位的进位，Y1为三者相 加之和， Y2为进位输出。此 加法电路不仅做两个一位二 进制数相加，还考虑低位的 进位，故称为全加器由真值表分析电路的逻辑功能全加器逻辑符号加数和 被加数低位进 位输入和输出进位 输出可以利用半加器构和或门构成全加器两个4位二进制数相加：1011+0110=10001注：两个1位二进制数相加可用1个全加器，若做n位二进制数码相加，则 需要n

4、个全加器。且必须在低位做完加法后，才可进行高位相加，这种进位 方式称为串行进位方式，其优点是电路简单，但速度比较慢 。3.3 组合逻辑电路的设计组合逻辑电路的设计是根据所给的逻辑要求，最终给出实 现的电路，它是组合逻辑电路分析的逆过程。其基本步骤为：1. 根据所给的逻辑要求，确定输入、输出变量，并赋值（高低电 平的定义）；2. 由所给的逻辑要求列出输入、输出真值表；3. 从真值表中写出输出端逻辑式，并化简成要求的形式（与非- 与非式、或非-或非式、与或非式等）； 4. 画出相应的电路 。举例熟悉组合逻辑电路的设计方法【例3】试设计一逻辑电路供三人表决使用。每人有一电键，如 果他赞成，就按电键，

5、表示为1;如果不赞成，不按电键，表示0. 表决结果用指示灯表示。若多数赞成，则指示灯亮，输出为1,否 则不亮为0。解: 设输入A、B、C 为三人，赞成按 键为1，否则为0 ；输出为指示灯 ，灯亮为1，否 则为0 逻辑赋值：写出真值表：由真值表写输出端逻辑式：化简：若选择与非门实现，则将简化的与或式进行转换 画出实现的逻辑电路 若选择或非门实现，则要圈逻辑函数卡诺图中的“0” 【例4】设 x 和y 是两个两位的二进制数，其中xx1 x2，yy1 y2 ，试设计一判别器，当x y 时，输出为1； 否则为0，试用与非 门实现这个逻辑要求。解: 由题意写出真值表：由真值表写出输出函数式卡诺图化简画出实

6、现的逻辑电路 【例5】设计一操作码形成器，当按下加、减、乘的操作键时， 要求分别产生操作码01、10和11。 解: 由题意写出真值表：设输入A、B、C为加、减 、乘的操作键，按下为0 ，不按为1；输出为两位 操作码Y1和Y2 逻辑赋值：由真值表写输出端逻辑式：卡诺图化简，没出现的最小项作为无关项画出实现的逻辑电路 练习1.某同学参加四门课程考试，规定(1)课程A及格得1分，不及格 为0分；(2)课程B及格得2分，不及格为0分；（3)课程C及格得4 分，不及格为0分；（4)课程D及格为5分，不及格为0分。若总 得分大于8分（含8分），则可结业。试用与非门实现上述逻辑 要求。2.设计一个一位二进制

7、全减器：输入被减数为A，减数为B，低 位来的借位数为C，全减差为D，向高位的借位数为Ci.3.4 常用中规模组合逻辑电路集成器件3.4.1 逻辑运算电路 1 加法器为了提高运算速度，在输 入加数、被加数及低位进位的 同时，产生高位的进位信号， 这就是并行进位加法器的原理 若设第i（i=1,2, n） 位的被加数为Ai，加数为 Bi，低位的进位为Ci-1，三 者相加的和为Si，向高位 的进位输出为Ci，第i位加 法真值表 进位输出Ci 的逻辑式为进位输 出Ci =1进位输出 Ci =1C0=0可以看出，每位的进位输出，只和输入的二进制数码有关， 当加数和被加数同时输入时，其进位也同时产生，这样就

8、会加快 运算速度，但电路会随着位数的增多电路就越复杂 C0=0和的输出 两位并行进位加法电路的原理图 4位集成并行进位加法芯片 74HC283简介管脚图逻辑符号扩展：由两片4位加法器扩展成8位加法器扩展电路2 数值比较器数值比较器是比较一位或多位二进制数大小的电路。两个 n位二进制数相比较时，其结果只有大于、小于和等于三种情 况，即有3个输出 1位数值比较器的真值表输出端逻辑式逻辑电路多位二进制数比较时，首先 要比较最高位，当最高位相等时 ，再比较次高位，直到所有的位 数比较完为止 两个4位二进制数比较，输出逻辑式为4位数值比较器芯片74HC85简介 管脚图逻辑符号扩展端74HC85功能表返回

9、扩展：由两片74HC85扩展成两个8位二进制数比较电路链接：功能表3.4.2 编码器 将若干个高电平或低电平信号用二进制代码来表示，这就 叫编码，实现编码的电路就叫编码器。 编码器的分类：编码器优先权 普通编码器 优先编码器 进制 二进制编码器 二十进制 编码器 1 普通编码器 普通编码器在任何时候输入只能有一个有效信号，或者为 高电平，或为低电平 框图真值表卡诺图 输出端的逻辑式 高电平有效低电平有效2优先编码器优先编码器的输入 信号允许同时有多个输 入，但信号存在优先权 高低之分，根据优先权 高低进行编码输出 。真值表4线-2线优先编码器 优先权 最高优先权 最低低电平有效地4线-2线优先

10、 编码器电路集成8线-3线优先编码器74HC148简介 管脚图逻辑符号输入选 通端输入端输出端输出扩 展端选通输 出端8线-3线优先编码器74HC148的功能表说明： 输入选通端，为高电平时，禁止编码，输出端 A2A1A0=111， 和EO均为高电平8线-3线优先编码器74HC148的功能表说明： 为低电平时，允许编码，如无输入信号，则输出 端A2A1A0=111，且 为高电平，EO为低电平8线-3线优先编码器74HC148的功能表说明： 为低电平时，允许编码，有输入信号，则输出端 为反码， 优先权最高， 为低电平，EO为高电平扩展：将两片8线-3线优先编码器扩展成16线-4线编码器3.4.3

11、 译码器/分配器 译码是编码的逆操作，就是把二进制代码转换成高低电平 信号输出，实现译码的电路称为译码器。译码器同时也是数据 分配器，即将单个数据由多路端口输出 。译码器分类二进制译码器 二十进制译码器 显示驱动译码器 1二进制译码器如果译码器的输入的二进制代码为N位，输出的信号个数 为2N，这样的译码器被称为二进制译码器，也称为N线-2N线译 码器。 2线-4线译码器真值表输出端逻辑式译码器的输出等于 输入二进制代码的 最小项，故又称为 最小项译码器 2线-4线译码 器逻辑电路集成双2线-4线译码器74HC139简介 管脚图逻辑符号功能表输入选 通端译码器应用与扩展数据分配器 扩展为3线-8

12、线译码器集成的3线-8线译码器 74HC138简介管脚图逻辑符号地址输 入端 输入控 制端 输出端 功能表说明：当G1为低电平或者 和 有一个为高电 平时，禁止译码，输出全部为高电平； 说明：当G1为高电平，且 和 同时为低电平 时，允许译码，输出为最小项取反，低电平有效 ； 扩展：利用两片74HC138扩展成4线-16线译码器2 十进制译码器十进制译码器输入的是8421BCD码，输出为十个端口，故 也称为4线-10线译码器。集成的4线-10线译码器芯片74HC42简介管脚图逻辑符号输入为A3A2A1A0从0000到1001，输出为低电平有效。若 输入为10101111，输出均为高电平。如果把

13、A3看成输入选通 端，以A2、A1、A0作为输入端，输出取自 ，则可当 成常用的3线-8线译码器 74HC12的功能表3 显示译码器将译码器输出的高低电平信号，显示成人们熟悉的数码 09、字母或图案，这就需要显示器件，而驱动显示器件的译 码器称为显示译码器。 常用的显示器件有七段数字显示器、字母数字型显示器以 及可编程数字点阵显示器。无论哪种显示器都有发光二极管型 （简称LED-Light emitting diode型）和液晶型（简称LCD- Liquid crystal display型） 外形图（1）七段数字显示器外形示意图LED七段数字显示器是由七个发光二极管构成一个“8字符 ，它分为

14、共阴极和共阳极两种 。共阴极LED内部电 路示意图其中COM 端为阴极公共端， 接低电平。当ag 端接高电平时，发 光二极管点亮 显示的数码驱动电路原理图由液晶构成的七段数码显示器LCD是由很多层构成，如第 一偏光层、前透明电极、液晶、后透明电极、第二偏光层和镜 面层 前透明电极形成数码的某一段，后透明电极形成共同的 背平面，称为B.P.面。如果要想液晶显示器的某段显现出来 ，必须在这段的两个透明电极之间存在电压差 ，外形示意图LCD的控制原理在B.P.面（后透明电极）上加一 频率为25200Hz的方波信号，同时 接到异或门的一个端口，异或门的另 一端与译码器输出端相接。根据异或 关系的特点，

15、即 ， 故当要使液晶数码显示器的某段显亮 时，其控制端为高电平，那么这段液 晶两端的电位相位相反，有电压差加 上使之显亮；而当控制端为低电平时 ，这段液晶两端的电位同相，没有电 压差，故成银色。 说明：在亮度上LED数码显示器要比LCD数码显示器要亮， 但功耗比较高。为了提高LCD的亮度，可以在其后面提供背光源 ，如手机显示屏，这样也增加了功耗。而在有些地方，如电子表 、计算器等，就可以不用背光源，利用自然光即可。 （2） 显示译码器 显示译码器的输入为8421BCD码，而输出为ag七个高低 电平信号，故这种译码器也称为4线-7线译码器或代码转换器。对于LED数码显示器，常用的集成显示译码器有

16、 74HC47和74HC48，其中74HC47驱动共阳极LED数 码显示器，74HC48是驱动共阴极LED数码显示器 。 对于LCD数码显示器，常用的集成显示译码器有 CD4543和CD4544。共阴极LED数码管显示译码器芯片74HC48简介管脚图逻辑符号功能表灯测试端，当输入低 电平时，输出端ag 全为高电平，数码管 显示“8”，译码时加 高电平； 说明：灭零输入端，当输入 低电平且 A3A2A1A0=0000时， 则本应显示的“0”不 显示，输出端ag全 为低电平，正常译码 时加高电平。 说明：灭灯输入/灭零输出的双向端口。当该端口作为输 入端口输入低电平时，无论其它输入端口为何种 状态，输出端ag全为低电平，