《第7章 存储系统》由会员分享，可在线阅读，更多相关《第7章 存储系统（121页珍藏版）》请在金锄头文库上搜索。
1、第7章 存储系统 7.1 存储系统的层次结构 7.2 高速缓冲存储器（cache） 7.3 虚拟存储器 7.4 相联存储器 7.5 存储保护1计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 存储器是计算机的核心部件之一。其性能直 接关系到整个计算机系统性能的高低。 如何以合理的价格，设计出容量和速度满足 计算机系统要求的存储器系统，始终是计算 机体系结构设计中的关键问题之一。 为了解决对存储器要求容量大，速度快，成 本低三者之间的矛盾，较好的方法是采用存 储层次，用多种存储器构成存储器的层次结 构。2计算机与信息科学系 董阿妮 讲师 1
2、5916782666 短号：648167.1 存储系统的层次结构 存储器层次概述把各种不同存储容量、不同存取速度、不同 价格的存储器，组成层次结构，并通过管理 软件和辅助硬件将不同性能的存储器组合成 有机的整体，称为计算机的存储层次或存储 体系。3计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构4计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 一个完整的计算机存储系 统一般分为两级：主存（ 内存）和辅存（外存）； “主存辅存”层次的目的 是为了弥补主存容量的不 足。 它是在主存外面增加
3、一个 容量更大、每位价格更低 、但速度更慢的存储器（ 称为辅存，一般是硬盘） 。 它们依靠辅助软硬件的作 用，构成一个整体。5计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 主存储器主存处于被中央处理机CPU直接访问的位置 ，由随机存储器RAM和只读存储器ROM组成 ，能快速进行读写操作；存放计算机运行期间的大量程序和数据；存取速度较快，存储容量不大。6计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 辅助存储器辅存速度允许慢些，因此价格较低；存放系统程序和大型数据文件及数据库；大量静
4、止、待命的信息分布在辅存上，当需 要辅存上的某些信息活跃起来时，它将由计 算机专门的存储管理部件调入主存，然后才 被CPU访问；存储容量大，位成本低。7计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 主辅两级存储结构建立在存储器件分级且 存储信息性质分级的基础上； 主存容量因其价格受到限制，设立了大容量 辅存解决了在尽可能低的价格下的容量问题 ； 大容量的低速辅助存储器可以通过高速主存 与CPU交换信息，不仅使计算机得到合理分 配，而且CPU的高速效能仍能得到充分发挥 ； 主辅两级存储结构较好地统一协调了容量 、速度、价格三者之间的矛盾。
5、8计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 主存辅存存储层次主、辅存之间采用操作系统自动定位技术，形成主、辅存之间采用操作系统自动定位技术，形成 一个整体，一个整体，速度接近于主存，容量是辅存，价格速度接近于主存，容量是辅存，价格 接近辅存接近辅存。9计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 二级存储系统：主存辅存缺点：并没有很好地针对CPU与主存速度的 差异解决主存速度与CPU匹配问题，CPU高速 效能得不到充分发挥。10计算机与信息科学系 董阿妮 讲师 159167
6、82666 短号：648167.1 存储系统的层次结构 如果改用速度更接近CPU的快速主存器件， 则价格昂贵，要组成满足现代技术需求的又 具有相当容量的主存，势必影响性能价格比 而失去市场。 因此，存储系统设计必须突破单一用主存和 辅存简单的组合的二级存储系统，从系统结 构上采取措施组成存储体系。11计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构 Cache主存存储层次12计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.1 存储系统的层次结构13计算机与信息科学系 董阿妮 讲师 15916782666 短
7、号：648167.1 存储系统的层次结构 可将整个存储系统看成三级系统：高速缓存-主存（内存） -外存（辅存） 也可看成两个二级系统：高速缓存-主存（一级）主存-外存（一级） 注意：这两个二级存储系统各自的基本功能不相同 ：前者：提高CPU访问存储器的速度； 后者：弥补主存容量的不足。14计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816第7章 存储系统 7.1 存储系统的层次结构 7.2 高速缓冲存储器（cache） 7.3 虚拟存储器 7.4 相联存储器 7.5 存储保护15计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.2 高速缓
8、冲存储器（cache） 目前，组成主存的DRAM存取速度一般落后于 CPU的处理速度，CPU访问主存时不得不插入 等待周期来适应主存的速度，致使系统整体下降 。 高速缓冲存储器Cache：是为解决CPU和DRAM之间的速度匹配而采用的 一项重要技术；是发挥CPU高速高效的性能而设置的一种介于 CPU和DRAM之间的高速小容量缓冲存储器；存取速度要比主存快，由高速的SRAM组成；全部功能由硬件实现，保证了其高速度。16计算机与信息科学系 董阿妮 讲师 15916782666 短号：648167.2 高速缓冲存储器（cache） cache的工作机制 cache基本原理 地址映象（映射）与地址变
9、换 cache与主存数据的一致性 替换策略 高速缓冲器cache的构成17计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache的工作机制 高速缓冲存储器cache的工作机制基于程序访问 的局部性原则。 一个运行程序的代码大都顺序存放在地址连续的 存储器中，与程序相关的数据在存储器中也相对 集中。 程序运行时，尤其有循环程序段和子程序段时， 在较短的时间区间内，常会对局部范围的存储器 频繁访问，某存储单元被访问了，该单位可能会 被再次访问，大多数存取又是在紧接着上次存取 地址附近，而此范围之外的地址访问甚少。这种 现象称程序访问的局部性。18计算机与信息科学系
10、董阿妮 讲师 15916782666 短号：64816cache的工作机制 根据局部性原理，可以在主存和CPU之间设置一 个高速的容量相对较小的存储器，如果当前正在 执行的程序和数据存放在这个存储器中，在程序 运行时，不必从主存储器取指令和取数据，只需 访问这个高速存储器，以提高程序运行速度。这 个存储器称作高速缓冲存储器Cache。 Cache由高速的SRAM组成，它的工作速度数倍 于主存，全部功能由硬件实现，并且对程序员是 透明的。19计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache的工作机制20计算机与信息科学系 董阿妮 讲师 159167826
11、66 短号：648167.2 高速缓冲存储器（cache） cache的工作机制 cache基本原理 地址映象（映射）与地址变换 cache与主存数据的一致性 替换策略 高速缓冲器cache的构成21计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache基本原理 Cache结构设计必须解决的问题：如何存放，如何访问，如何替换，如何改写？ 数据块在Cache中存放在哪个位置？即定位问题（ 地址映象） 。如果一个块存放在某一Cache中，怎 样确定并找到该块，即寻址问题（地址变换）。 不命中时将从主存储器中访问，并将该块调入 Cache中，但是如果Cache中已无空
12、闲空间，则势 必将Cache中的某一块调出，但应调出那一块，即 替换问题。 在写访问时，写入Cache必须在适当的时候写回主 存储器，何时写？写操作时采用什么策略保证两级 存储器间的数据一致性。写操作失配时是否将访问 块取入高层存储器。22计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache基本原理 高速缓冲存储器包括：cache控制部件cache存储器23计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache基本原理cache控制部件包括：主存地址寄存器主存cache地址变换机构替换控制部件cache地址寄存器控制部件均由硬件
13、组成24计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache基本原理cache存储器多采用与CPU相同类型的半导体集成电路制成 的高速存储元件SRAM； 存取速度比主存快且与CPU接近； 整个cache存储器介于CPU和主存之间，直接 接受CPU访问； CPU不仅与cache相接，而且与主存仍然保持 通路。25计算机与信息科学系 董阿妮 讲师 15916782666 短号：64816cache基本原理 在主存cache存储体系中，所有的程序和 数据都在主存中，cache存储器只存放主存 一部分程序块和数据块的副本，这种以块为 单位的存储方式是基于计算机程序的局部性 。 从程序局部性可知，cache中的程序块和数 据块使CPU要访问的内容在大多数情况下已 经在cache存储器里，CPU读写操作主要在 CPU和cache之间进行。26计算机与信息科学系 董阿
