《15第八章频率综合器》由会员分享，可在线阅读，更多相关《15第八章频率综合器（44页珍藏版）》请在金锄头文库上搜索。
1、通信电路原理第八章 频率合成技术1频率合成技术n8.1 概述n8.2 主要技术指标n相位噪声n8.3 直接频率合成法n8.4 锁相频率合成法n8.5 直接数字频率合成n8.6 频率合成器集成电路(*)n之前，首先补充第7章的一个内容：鉴频鉴相器2第7章补充内容：鉴频鉴相器n边沿触发的鉴频鉴相器（phase/frequecny detector, PFD）既可鉴频，又可鉴相，特别 适用于数字锁相频率合成器n这里的数字锁相频率合成器指锁相环中的鉴相器是 数字型的，其输入为脉冲或方波，锁定后两输入信 号相移0或180n具有正弦鉴相特性的模拟相乘器鉴相器，其输入为正弦波 ，锁定后两信号有90相移n当采
2、用PFD代替PD，从一个频率转换为另一个频率 值所需时间能够缩小5倍以上3工作原理n设鉴相器的两个输入信号的频率分别为fR（参 考信号频率）和fV（VCO频率） ，鉴相器产生 两个不互补的输出R和Vn如果fVfR,或fVfR，但V的相位超前R，则鉴相器输 出V为正脉冲，且脉冲宽度与两信号的频率差或相 位差有关，而输出R一直为低电平n如果fVfR，且V和R同相，则电路的输出R和V除了 有极短暂的同相正脉冲外，两者都保持低电平n这里论述的工作波形和书上T4044（pp448）的工作波形恰好反相，我们后面 讨论的MC145152的工作波形如本页论述鉴频 鉴相器4鉴相波形图5用差分放大器变换鉴相器输出
3、n由于R和V脉冲宽度和两个输入信号的频率差或相位差有关（成正比），所以 vd(t)具有鉴频和鉴相功能，通过环路滤波器的作用，取出其直流分量，用于 控制VCO的输出频率和相位6电荷泵电路nR相位领先V，则V为低电平，开关S2断 开；R为正脉冲，开关S1随R的0、1变 化而开关n当R为1时，S1导通，电流源I1向电容CP 充电，电压vp升高且为正n当R为0时，S1断开，电容CP上的电荷 保持n因此，电容CP上的电压vp和R上的正脉 冲宽度成正比，也就是和R和V的频率 差或相位差成正比n反之，R相位落后V，电容CP则通过开 关S2放电， vp降低甚至为负n直至V和R同频同相，使得V和R同时为 0，两
4、个开关S1和S2均断开，输出电压 保持常数-进入锁定状态n如果fVfi鉴相器环路滤波器压控振荡器混频器（）中频放大器n锁相频率合成器中，锁相倍频和锁相混频电路是两种最基本的形式25锁相倍频电路n环路锁定后，要求进入鉴相器的两个输入信号频率相等，所以VCO的输出 频率fo是输入参考频率fr的N倍，fo=Nfr：N分频器一般是可编程分频器，改 变N的数值，即可改变输出信号的频率：分辨力为fr鉴相器环路滤波器压控振荡器N分频器Kdsin HF(p)K/pN26N分频的影响n只考察线性模型n以理想积分滤波器为例27锁相倍频电路的分辨力n分辨力为frn要增强分辨力，就要减小参考频率frn降低fr，环路滤
5、波器的带宽也必须相应减小，才能 够滤除鉴相器输出电压中的无用频率分量（fr及其 谐波分量）n频率转换时间ts近似和参考频率fr成反比关系： ts=(2530)/fr 经验公式n因此，增强分辨力和减小频率转换时间是相互矛盾 的两个要求n另外，如果要求高的分辨力，那么就必然要求分频 比N在大范围内变化，由于N直接影响和n，所以 环路的动态特性也有很大的变化28带前置混频器的锁相频率合成器n由于工作方式和结构不同，可变分频器（可编程分频 器）的最高工作频率比固定分频器低很多n固定分频器的工作频率在GHz量级n可变分频器的上限频率为100MHz（ECL）和5MHz（CMOS）n为了保证可变分频器正常工
6、作，对于振荡频率较高的 VCO，可在可变分频器前置一个混频器鉴相器环路滤波器压控振荡器可变N分频器混频器（）n分辨力未改变，输出频率随本振频率的提高而提高n由于混频器产生组合频率分量，导致输出信号频谱纯度下降29例n这是一个移动通信接收机中的频率合成器，其工 作频率在870890MHz，信道间隔为30kHzn为了降低VCO的工作频率，将VCO经4倍频后作为 频率合成器输出，问：nVCO的频率变化范围n参考信号频率n为了降低可变分频器的工作频率，将VCO信号与 频率为228.02250MHz的本振信号混频，问：n带通滤波器的通带频率范围n可变分频器的分频比范围LFAMPVCO4BPFN30带前置
7、分频器的锁相频率合成器n为了提高频率合成器的输出频率，也可在可变 分频器前置一个固定分频器鉴相器环路滤波器压控振荡器可变N分频器前置P分频器n分辨力为Pfr：以降低分辨力为代价换取输出频率的提高31双模前置分频锁相频率合成器n第一个计数循环开始，双模分频器分频比为P+1，分频器输出令两个可变分频 器同时计数，当分频器A计满A个脉冲时，停止计数，同时令双模分频器分频 比为P，此后，N分频器继续工作，计满后N-A个脉冲，其输出作为鉴相器的一 个输入，开始第二个计数循环鉴相器环路滤波器压控振荡器可变N分频器双模前置分频器 P/P+1可变A分频器模式控制n同单一N分频相比 ，输出频率提高了 P倍，同时
8、分辨力 保持不变，仍为frn这种频率合成器又 称吞脉冲锁相频率 合成器32集成电路芯片MC145152nMC145152工作频率为20MHzP/P+1VCOROM参考译码器12位计数器（R）6位计数器 （A）10位计数器 （N）模式控制鉴频鉴相器锁定指示33例n已知晶体振荡频率为8MHz，R=64，P=64 。 现要求VCO振荡在1.5GHz处，N和A的 取值为多少？34多环频率合成器n由一个锁相环构成的单环频率合成器的频率间隔受到限制，可采 用多环合成，解决这个问题PD1LF1VCO1可变N1100（-）PD3LF3VCO3PD1LF1VCO1可变N2358.5 直接数字频率合成n直接数字频
9、率合成技术不是通过对频率的加、 减、乘、除运算来实现频率合成，而是通过对 相位的运算进行频率合成n它的思路是：按一定的时钟节拍从存放有正弦 函数表的ROM中读出这些离散的代表正弦幅值 的二进制数，然后通过DA变换并滤波，得到一 个模拟的正弦波波形，改变读数的节拍频率或 者取点的个数，就可以改变正弦波的频率36原理框图n寄存器每接受一个时钟，它所存 的数就增加K，此数对应的地址 代表了相位，通过读取该地址（ 相位）对应的（正弦）幅度二进 制数，并通过DA转换和滤波，即 可获得一个连续变化的正弦波N位数字 全加器N位数字 寄存器相位-幅度 ROMDACLPF3738DDS特点n改变时钟频率fc和频
10、率控制字K，可以改变输出 信号频率nDDS最低输出频率为K=1时，fomin=fc/2Nn最高频率，根据奈奎斯特取样定理，可达 fomax=fc/2，一般要求不大于fc/4，即一个正弦 波周期，至少取4个点nDDS输出频率的分辨力就是它的最小输出频率 ：只要N足够大，DDS的分辩力就足够的高nDDS依靠ROM的地址线位数A（或DAC的位数D） 来保证正弦波的幅度精度，靠相位累加器的位 数N来保证其分辩力39DDS优点n工作频率范围宽nfc/2N fc/4：N32，230109量级n极高的分辩力nfc/2N：(fc=50MHz,N=48:0.18*10-6Hz)n极短的频率转换时间n开环系统，无
11、反馈环节，取决于器件速度，可达ns 量级n可方便地进行各种数字调制n改变频率控制字K，即改变输出信号的频率和相位 ，因此可方便地实现数字调频和调相，附加电路后 也可实现调幅功能40DDS缺点n工作频率受限n理论上，其时钟频率至少时输出信号频率的2倍， 实际要求在4倍以上，不易实现；而且，器件速度 ，尤其是DAC的速度，限制了DDS的工作频率n杂散信号较多nDDS相当于对正弦波进行抽样nROM容量有限，其地址线位数A比相位累加器位数N 小很多，由此产生的相位舍入误差会引入很多杂散 频率分量nDAC的非线性也是DDS杂散分量的来源41复习n以课件和教材为主线，以习题为参考n注重概念的理解和应用，掌握常用电路 的分析方法n加深对前后知识的融会贯通，建立通信 系统的整体概念42考试n时间：1月7日（星期二）晚上7:00-9:00n地点：三教2302n题型：概念题，计算题，分析题，判断题n分数：平时作业成绩20分， CAD练习题5分， 期末考试成绩75分n可带小计算器n答疑：1月6日,1月3日全天，中央主楼91343作业n务必把所有作业补齐44
