计算机原理与汇编存储系统

《计算机原理与汇编存储系统》由会员分享，可在线阅读，更多相关《计算机原理与汇编存储系统（64页珍藏版）》请在金锄头文库上搜索。

1、第八章 存储系统第八章 存储系统第一节 半导体存储器芯片一、 静态 RAM 芯片(SRAM)1、静态 MOS 存储单元电路举例 定义：T1导通、T2截止，存“0” T2导通、T1截止，存“1” 保持状态：字线 Z 低,T5、T6管截止 工作状态：写“1”操作：字线 Z 加高电平，位线W加高电平，使T1截止 、 T2导通（“1”状态）写“0”操作：字线 Z 加高电平，位线 W 加低电平，使T2截止 、 T1导通（“0”状态）T5T6VccWABT1T2WZT3T4读操作：字线 Z 加高电平若原存“1”: T2导通,电流从W线T6 T2读“1”线有电流若原存“0”: T1导通,电流从W线T5 T1

2、读“0”线有电流读结束: 字线 Z: 低电平 T5T6VccWABT1T2WZT3T42、SRAM 存储芯片举例 （Intel 2114）（1）内部结构(1K*4位)A1 A2 A3 A4 A5 A6行 选 择W WZ数 据 输 入 数 据 输 出列I / O输入 列选择6464 =4096 (1K4)I/O1 I/O2 I/O3 I/O4A0 A1 A2 A9y0y15cs we每个位平面1024单元（64行*16列）2、SRAM 存储芯片举例 （Intel 2114）（1）内部结构输入：片选CS、写命令WE均为低（电平），打 开输入三态门，数据总线M。输出：片选CS低、写命令WE为高（电平

3、），打 开输出三态门，M 数据总线。（2）引脚2、SRAM 存储芯片举例 （Intel 2114）18 17 16 15 14 13 12 11 101 2 3 4 5 6 7 8 92114 （ 1K 4）A7 A5 A4 A3 A0 A1 A2 CS 地VCC A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE2、SRAM 存储芯片举例 （Intel 2114）（3）读 / 写时序读周期：送地址发片选CS经tC0（片选到 数据输出延迟）则数据输出。tOHAtCO tOTDtAtCXtRC地址CSDout2、SRAM 存储芯片举例 （Intel 2114）（3）读 / 写时序写周

4、期：送地址发CS、WE送数据。tAW tW tWCtDHtDTW tWRtDW地址CSWEDoutDin1. 单管 MOS 动态存储单元电路定义： C有电荷，存“1”C无电荷，存“0”保持状态： 字线及位线均为低电平。WZC CT二、 动态 RAM 芯片（DRAM）工作状态：写操作：字线加入高电平写“1”：位线加高电平，经T对C充电（V1）写“0”：位线加低电平，电容C经T放电（V0）写结束：字线、位线加低电平。读操作：先对位线W预充电，使其分布电容C充电至Vm=（V1+ V0）/2 。字线加高电平。若原存“1”：C经T向位线W放电，使W电平上升若原存“0”：则W经T向C充电，使W电平下降。为

5、破坏性读出，需立即重写。二、 动态 RAM 芯片（DRAM）(1) 内部结构128个读出放大器 128个读出放大器128个读出放大器 128个读出放大器128 128 存储器阵列128 128 存储器阵列128 128 存储器阵列128 128 存储器阵列1 2 列译码器（0127）1 2 列译码器（0127）1 2 行译码器（0127）1 2 列译码器（0127）1 2 行译码器（0127）地 址 锁 存 器A7A6A5A4A3A2A1A014I /O 控制数据输出缓冲器数据输出缓冲器行时钟缓冲器列时钟缓冲器写许时钟缓冲器RASCAS WE DOUTDIN2. DRAM芯片举例 Intel

6、2164 (64k*1位)地址 8 位：A7 A0 （行列地址，分时复用）RAS 行选，CAS列选（低电平将A7 A0 作为行或列地址锁存）Din 数据输入，Dout数据输出，WE写使能引脚1（NC）：自动刷新端(2) 引脚及功能 16脚封装16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 2164 （ 64K 1）NC DIN WE RAS A0 A2 A1 VCC地 CAS DOUT A6 A3 A4 A5 A72. DRAM芯片举例 Intel 2164 (64k*1位)（3）读/写时序（a）读周期：送行址，发行选（RAS=0）发读令WE=1，送列址，发列选（C

7、AS=0）2. DRAM芯片举例 Intel 2164 (64k*1位)地址RASCASDOUTWEtROtRACtCACtRPtRC行地址列地址（3）读/写时序（b）写周期：送行址，发行选（RAS=0）发写令WE=0（准备写），送写入数据， 送列址，发列 选（CAS=0）2. DRAM芯片举例 Intel 2164 (64k*1位)地址RASCASWEtRPtRCDOUTtDHtDS行地址列地址三 、半导体只读存储器1、掩模型只读存储器 MROM2、可编程（一次编程型）只读存储器 PROM3、可擦除可编程（可重编程）只读存储器EPROM2716 EPROM；2K*8位4、电擦除可重写只读存储

8、器EEPROM（E2PROM）（1）字擦除方式 （2）数据块擦除方式快擦写型电可重写编程只读存储器 Flash EPROM第二节 主存储器组织一、主存储器逻辑设计1、位扩展p用1M*1位的存储芯片，组成1M*8位（1MB）的主存p 采用数据线相拼接，共用一个片选信号2、字数（编址空间）扩展高位地址译码产生若干不同片选信号，按各芯片在 存储空间分配中所占的编址范围，分送给芯片。低位地 址线直接送往各芯片,选片内某单元。第二节 主存储器组织D0D7。 。 。A0A10。 。 。CSR/WR/WCSA0A10。 。 。用2K*1位的存储芯片，组成2k*8位的主存第二节 主存储器组织用2K*4位的存储

9、芯片，组成2k*8位的主存D0D7。 。 。A0A10。 。 。CSR/WR/WCSA0A10。 。 。第二节 主存储器组织用16K*8位的存储芯片，组成64k*8位的主存 D0D7。 。 。A0A0 A1A13R/WCSD0 D1D7R/WA0 A1A13R/WCSD0 D1D7A0 A1A13R/WCSD0 D1D716KX816KX816KX8A13CS0CS1CS3例:半导体存储器总容量4k*8位,其中固化区2KB,选用EPROM芯 片2716(2K*8/片),工作区2KB,选用SRAM芯片2114(1K*4/片),地 址总线A15 A0 ，双向数据总线D7 D0 (1)芯片选取与存储

10、空间分配共需: 2716 : 1片,2114: 4片存储空间分配:000007FF2K * 808000BFF1K*41K*40C000FFF1K*41K*4(2).地址分配与片选逻辑芯片容量 芯片地址 片选信号 片选逻辑2K A10A0 CS0 A111K A9 A0 CS1 A11 A101K A9 A0 CS2 A11 A10(3).逻辑图：p376，图9-12D7-4 D3-0R/W27162114211421142114CS0A11CS1A11A10A9-0A9-0A10-0A11 A10CS2A例子:某8位机器采用总线结构，地址总线为A15-A0，数据总 线为D7-D0，控制总线只

11、有R/W。主存分配为：前8KB为系 统程序ROM区，地址为08K-1；中间有用户程序RAM区， 地址为8K32K-1；最后2K为系统程序RAM区，地址为 62K64K-1。现可选的存储器芯片有：8K*8的ROM片、 8K*1的RAM片、2K*4的RAM片、8K*4的RAM片。片选信 号CS低电平有效。回答下列问题： 这个机器最多能配备多大容量的内存？实际配备多大容量的 内存？ 从最经济的观点为用户选片（事实上，位容量越大的芯片对 应的位代价越低） 写出各片的片选信号CS的逻辑式 和总线的逻辑连接图 答案：（1）64K，34K （2）8K*8的ROM片 1片8K*4的RAM片 6片2K*4的RA

12、M片 2片3）写出各片的片选信号CS的逻辑式芯片容量 芯片地址 片选信号 片选逻辑8K ROM A12A0 CS0 A15 A14 A138K RAM A12A0 CS1 A15 A14 A138K RAM A12A0 CS2 A15 A14 A138K RAM A12A0 CS3 A15 A14 A132K RAM（最后） A10A0 CS4 A15 A14 A13 A12 A11 8KROM地址：0000,0000,0000,00000001,1111,1111,1111 8KRAM地址: 0010,0000,0000,00000011,1111,1111,1111 8KRAM地址: 01

13、00,0000,0000,00000101,1111,1111,1111 8KRAM地址: 0110,0000,0000,00000111,1111,1111,1111 最后2KRAM地址:1111,1000,0000,00001111,1111,1111,1111 D7-4D3-0 R/WCS0A15A14 A13A12-0AROMA10-02K*42K*4CS4A15 A14 A13 A12 A11A12-08K*48K*4CS3A15A13 A14A12-08K*4 8K*4 CS2A15A13A14A12-08K*48K*4CS1A15A13A14二. 动态存储器的刷新每隔2ms周期对

14、存储体中全部的存储电容充电,以补 充所消失的电荷,维持原存信息不变,这个过程被称为 “刷新”(按行刷新)。最大刷新周期:全部刷新一遍所允许的最大时间间隔 。优点：读写操作不受刷新工作影响，系统存取速度比较快。缺点：集中刷新期间必须停止读写，形成一段死区。1.集中刷新方式在2ms最大刷新周期内,集中对每一行进行刷新。R/WR/WR/W刷新2MS刷新二. 动态存储器的刷新2.分布刷新方式将存储周期分为两段,前段读/写/保持,后段刷新。优点： 没有长的死区缺点：存取速度降低，降低整机的速度。刷新过于频繁R/W刷新R/W刷新存取周期二. 动态存储器的刷新优点：兼有前面两种的优点,对主存利用率和工作速 度影响小。控制上稍复杂。3.异步刷新方式按芯片行数决定所需的刷新周期数,并分散安排在最大刷新 周期2ms中。R/WR/WR/W刷新R/W刷新R/W15.6S15.6S二. 动态存储器的刷新三、主存储