《单片机原理第8章》由会员分享，可在线阅读，更多相关《单片机原理第8章（66页珍藏版）》请在金锄头文库上搜索。
1、第 8 章 接口技术基础8.1 接口技术研究的内容v计算机系统要完成某项工作，必须有相应 的外部设备 相协助或者要与被测/被控对象 相连接（目的）v如何将CPU或单片机与其它功能部件以及 被测/被控对象有机地连接起来就是接口技 术所要研究的内容和解决的问题 （内容）v接口技术要把CPU或单片机与其它功能部件 有机地连接起来，需要实现3个层次的正确 连接（方法） 8.1.1 逻辑层次的连接 v原因单片机在运行期间会产生众多的控制信号，用于与外部器件进行联络另外，外部功能部件要接收单片机信息或向单片机发送数据，需要有相应的信号加以控制，将两方面的信号相匹配就是逻辑层连 接要解决的问题。v方法分析单
2、片机和外部器件的时序图：单片机可以给出哪些控制信号；外部器件需要哪些控制信号；信号之间的超前、滞后关系。选择单片机合适的信号直接或经过变换 后间接控制外部器件。 8.1.2 电气层次的连接 v要解决的问题：单片机与外部器件的功率匹配进行数/模或模/数转换信号放大、滤波等 8.1.3 物理层次的连接 v目的：将单片机与外部器件在物理上连接起来v常用方法：采用印刷电路连接、电线电缆连接采用红外、蓝牙等技术实现无线连接TTL或CMOS器件（集成电路芯片）多采用印刷 电路连接功率大、体积大或安装位置有要求的器件多采 用电缆连接 8.2 地址译码目的和译码方法 8.2.1 地址译码的目的 v为了明确CP
3、U的数据送往哪一个单元或者从哪 一个单元读取信息，必须给每个单元赋予不同 的名称，即地址 vCPU有多根地址线，每根地址线的电平有“0”和 “1”两种状态，所有地址线上的电平有多种组合 ，每种组合称为一个地址v通过硬件连线（辅以必要的逻辑器件）的方法 ，可以组合出不同的地址给，并分配给不同的 单元，能实现上述功能的电路称为地址译码电 路 v译码 的基本方法：用全部或部分地址线进行逻辑组 合，组合得 到的信号可代表一个或一段连续的地址单元v译码 的主要任务设计合适的逻辑电 路（译码电 路）组合出 系统所需的地址信号v地址译码的目的给每个单元分配一个或多个地址，以便相互区 别 一个单元可以有一个或
4、几个乃至数K个地址一般不允许多个存储单元或 I/O 接口单元共用 一个地址 8.2.1.1 单片机系统的地址译码规则 单片机系统的存储器组织 形式，即 Harvard结构决定了地址译码有如下规则：v程序存储器与数据存储器地址重叠使用；v扩展I/O设备与数据存储器统一编址。它 们不仅占用数据存储器地址单元，而且 读/写控制信号与读/写指令与数据存储器 相同；v片外程序存储器与数据存储器可直接寻址 范围各为64K字节。 8.2.1.2 单片机的总线结构 v地址译码实际上就是将计算机的地址线进行 逻辑组合，用组合所得的逻辑信号代表一个 或一组地址单元，因此进行译码前首先应该 了解计算机系统的总线结构
5、8.2.2 地址译码方法 v计算机系统中的部件归结起来可分为存储 器和I/O部件两种，存储器和I/O接口译码的基本原理是一样的，v但由于存储器和I/O接口占用地址单元的特点以及内部结构的不同，具体的译码方法 有所不同。 8.2.2.1 存储器译码的特点 v存储器芯片内部有若干存 储单元（几K到几十M）， 而芯片有与其容量匹配的 地址线，存储器芯片可根 据地址线上电平的组合状 态，自动选中相应的存储 单元，即芯片本身可完成 内部译码。v译码电路要解决的是多片存储器的选择问题 6116两片6116与单片机地址线连接示意图 A0A102 6116单 片 机A0A101 6116地址总线 A0A10数
6、据总线 D0D7两片6116译码示意图v单片机在访问外部数据存储器时，将给出16位地 址，v其中A15和A14的电平决定哪一片6116工作v低11位地址用于选择6116的内部具体单元。 单 片 机A0A101 6116A0A102 6116地址总线 A0A10数据总线 D0D7CECEA15A14存储器地址空间 v设A11A13为“0”，则1# 6116内部2K个单元的地址为1000，0000，0000，0000B到1000，0111，1111，1111B，即8000H87FFH，v2# 6116内部2K个单元的地址为4000H47FFH。A15 A14 A0 A15 A14 A01# 611
7、61 0 ？00000000000 1 0 ？111111111112# 61160 1 ？00000000000 0 1 ？11111111111存储器译码小结v先为每个存储器器件分配一组等于或大于内部 单元数量的地址空间，硬件实现方法是连接与 内部单元数量相匹配的低位地址线，其内部单 元的地址由芯片自身编码完成；v然后用剩余的高位地址线进行逻辑组 合，用不 同组合状态的输出控制不同存储器芯片的片选 端，保证不同芯片不会同时被选通，v二者结合，实现了在任意时刻，只有一个存储 器单元被选中与CPU进行数据交换。8.2.2.2 I/O口地址译码的特点vI/O口地址译码和存储器译码的基本原理 是一
8、样的，但一个I/O设备一般只有1个或 少数几个地址，因此译码方法有所区别：不能将大量低位地址线直接与I/O口相连，而 用高位地址线控制其片选；另一方面，有的I/O设备没有片选控制端，只 有读/写控制端，这种情况下，需要将译码信 号与单片机读/写信号组合在一起，使单片机 读/写I/O口指令产生的地址和读/写信号能共 同作用于I/O设备，实现数据传输。 v由于一个I/O设备一般只需要1个或少数几个地 址，从理论上讲应该 用全部地址线进行译码 才能得到一个确定的地址，但译码电 路复杂， 实际应 用中仍然只用部分高位地址线进行译码 前提是系统中地址单元够用，因为一个 I/O口将占用几个甚至几K地址单元
9、。v另外，I/O口地址与数据存储器统一编址，因此 数据存储器与外围芯片的地址译码要相互兼顾 ，以防地址冲突。v鉴于上述原因，数据存储器（包括I/O口）译码 较程序存储器译码要复杂一些。8.2.3 地址译码原理小结 v译码电 路的功能在理论上是要保证每个单元有唯 一的、与其它单元不同的地址v问题要保证每个单元有唯一的地址，则必须 用所有的地址线进行组合，译码电 路将非常烦杂v可简化性绝大数具体系统中可用的地址空间 远远多于存储器和I/O设备所需的地址数量v简化方法只用部分地址线参与译码，给只需 要一个地址的单元分配多个地址v效果以部分地址空间的“浪费”为代价，简化 译码电 路。8.3 线选译码法
10、 v线选译码 法是一种用一根高位地址线直接 选择 一个芯片的译码 方法。如果系统中有需要若干个地址单元的器件（如 存储器），首先将与需要地址单元数相匹配的 低位地址线与器件的地址引脚相连：然后用剩余的高位地址线每根接一个器件的片 选端，用以选择器件。v设器件内部有M个单元，则根据2KM可 知应该 用K根地址线选择 其内部M个单元 ，于是一般将A0AK1与器件相连， AK A15用于选择 不同芯片。v对剩余高位地址线的理解要注意以下两点 ：如果系统中有若干个芯片内部有多个单元， 并且分别连接了K1、K2KN根低位地址线， 则剩余高位地址线16Max（K1，K2KN ），如果系统中同时有数据存储器
11、和程序存储器， 则剩余高位地址线是分别计算的。线选译码法示意图 A0A10U1 6116A0A12U3 6264CECE单 片 机A0A10U2 6116地址总线 A0A12数据总线 D0D7CEA15A14A13线选译码 法特点v电路简单 ，一般不需要格外的逻辑 器件 ，v但线选 法有如下局限：使用时需要软件配合，以避免地址冲突由于高位地址线不能同时为低，造成地址空 间浪费，如果系统中器件较多，需要的地址 单元较多时，不宜采用线选译码 法同上原因，64K地址空间中会有若干地址段不 能使用，可用地址空间是不连续的。8.4 全地址译码法 v定义：用高位地址线进行逻辑组合，得到互斥的信 号用于选择
12、不同器件的方法称为全地址译码v方法：第一步与线选译码法一样，即对于内部有若 干单元的器件，首先用和单元数量相匹配的 低位地址线与其相连接，将剩余的高位地址线通过门电路及其它逻辑 器件进行逻辑组合，得到不会同时有效的组 合逻辑信号，用每个组合信号选择一个器件 。全地址译码法示意图 单 片 机A0A14U1 62256A0A14U2 62256地址总线 A0A14数据总线 D0D7A15CECE24译码器74139 输 入输 出注：H表示逻辑高电平；L表示逻辑 低电平；可为任意电平38译码器74138 74138 内部结构74138逻辑功能表输 入输 出注：H表示逻辑高电平；L表示逻辑低电平；可为
13、任意电平416译码器74LS154 74154逻辑功能表注：H表示逻辑高电平；L表示逻辑低电平；可为任意电平全地址译码 v在器件比较少的系统中，全地址译码不一 定要用译码器进行译码；另外也不一定要 用全部高位地址线进行译码 一切以简 化电路，节约器件为原则用部分高位地址线进行全地址译码8.5 MCS51单片机存储器扩展技术 本节深入了解MCS51单片机的每一个信号引脚“为什么要”以及“怎么样”和与外部器件的某一个引脚相连，它们在逻辑上是如何匹配的。 8.5.1 外部程序存储器扩展方法 v为了保证单片机CPU能正确与存储器芯片连接，从而能读取所扩展的外部程序存储 器的每个单元的内容，必须了解：单
14、片机CPU在读外部程序存储器时会给出哪些信号以及这些信号在时间上的相互关系（ 即单片机CPU读外部程序存储器的时序）；必须了解具体存储器芯片要正确输出其内部 某个单元的内容所需要的控制信号。 8.5.1.1 单片机读外部程序存储器时序 vCPU在一个机器周期内，会有两次取指操作，如果指令在外部程序存储器中，则会两次读外部程序存储器，这两次读操作分别发生 在S1状态的P2节拍和S4状态的P2节拍 访问外部数据存储器单片机读外部程序存储器的时序图 符 号含 义12MHz晶振时的值 最小值 最大值其它频率晶振时的 值 最小值 最大值单 位1/tCLCL振荡器频率MHztLHLLALE信号脉冲宽度12
15、72tCLCL40nstAVLL低位地址有效至ALE信 号变低28tCLCL13nstLLAXALE信号变低后低位地 址保持时间48tCLCL20nstLLIVALE信号变低至有效指 令码输入2334tCLCL65nstLLPLALE信号变低至信号变 低43tCLCL13nstPLPH信号脉冲宽度2053tCLCL20nstPLIV信号变低至 有效指令码输入145 3tCLCL45 nstPXIX信号结束后 指令码保持时间00nstPXIZ信号结束后 指令码浮动时间59 tCLCL10nstPXAV信号结束至下一次地址 有效75tCLCL8nstAVIV低位地址有效至指令码 输入3125tCLCL55nstPLAZ信号变低至低位地址浮 动10 10ns8.5.1.2 存储器所需控制信号 vCPU给出要访问的外部程序存储器某单元的 16位地址，以及相应的控制信号，v单片机给出的所有信号都只是提供了正确读 取外部程序存储器内容的必需条件和可能性 ，v把可能性变成现实就是接口设计所要完成的 工作利用这些信号将单片机和存储器芯 片从逻辑和物理上正确地连接起来 /E或/CE 片选/G或/OE 输出允许/P 编程脉冲VPP方 式Q0Q7001VCC读选中单元的内容输 出011VCC输出禁止高阻状态1VCC未选中高阻状态01脉冲VPP编程数据输入001VPP校验数据输入1VPP编程禁止高阻状
