《教科书习题》由会员分享，可在线阅读，更多相关《教科书习题（5页珍藏版）》请在金锄头文库上搜索。
1、一. 教科書習題4-2 5-1 5-17 4-35-3 5-21 4-65-4 5-23 4-85-5 5-24 4-145-13 5-25 4-155-15 4-235-16 第七章習題1,3,4,5,7,8,13,14a,15,16,20,21 第八章習題1,2,3,4,5,6,10,11,13,14,25,26,27,29,30,3135 第九章習題1,2,3,4,5,7(四月十日)10,12,13,14,15,16,18,19,20,8-37 第十一章習題2,5,6,21,22,25,27,28,29,30(詳讀講義RISC Overlapped register windows及RA
2、ID)何謂 Overlapped register windows?其目的為何並說明 其operation第十一章習題續說明RAID 0,1,3,4,5之特性 第十二章習題1,4,5,7,9,10,13,16,17 第十三章習題1,3,4,6,8,14 期末練習題 (一） 1. ADD data1, AX (data1 data1+AX) 2. ADD BX, data1 (BXBX+data1) 3. MOV CX, data2 (CXdata2) 4. SUB DX, data3 (DXDX- data3) (AX,BX,CX,DX為暫存器，data1,data2,data3為記憶體運算元
3、) (1)上述四條指令由pipelined CPU執行. 請問指令1及2是屬於那種 conflict? (2)假設指令1, 2之conflict由硬體解決的話必需插入兩個delay clock. 請問 若改用delayed load之方式由compiler解決的話, compiler會如何作? 期末練習題續 （二）某一微電腦系統採用memory-mapped I/O configuration. 該系統需2k bytes之 RAM及4k bytes之ROM(採用512x8之RAM chip及1024x8之ROM chip). 該系統有4個 I/O介面, 每個介面內含16個暫存器. 該系統add
4、ress bus的最高兩個bits必須為: 00 分配 給RAM , 01 分配給ROM, 10分配給I/O介面. 請列出記憶地址配置圖並劃出CPU以及記 憶、/I/O晶片之連接線路圖 （三）(1) Supercomputer含那些特點?(2) 說明SIMD array processor之特性?(要劃出方塊圖) （四）在Shared bus multiprocessor架構中可用 MESI snoopy protocol來解決cache coherence problem. 請分別說明當initiating processor發生(1) write hit 及 (2) write miss時
5、該protocol之運作規則.（參考講義MESI狀態轉移圖） （五）設某電腦系統之主記憶體容量為232 bytes. Cache之容量為216 bytes, cache slot(line) 之size為64 bytes試說明cache和主記憶體間之三種mapping方式 並劃出三種 mapping方式之地址結構(設每個set為32個slots). （六）(1) 為何DMA晶片之read及write兩控制線為雙向(輸入及輸出線)? 在何種狀況 它 是輸入訊號線? 何種狀況下它是輸出訊號線?(配合bus request及bus grant來說明)(2) 壹電腦系統採用priority interrupt並允許巢狀式中斷. 當中斷發生時中斷週 期執行下列微運算(由左至右). 請問中斷服務程式之initial及final operations該如何撰寫? SPSP-1 MSP PC INTACK 1 PC VAD IEN 0 fetch next instrution二. 研讀第10章(10-110-5節)
