《湖大微机原理及其应用_第3章》由会员分享，可在线阅读，更多相关《湖大微机原理及其应用_第3章（80页珍藏版）》请在金锄头文库上搜索。
1、 第3章 半导体存储器 存储器概述 半导体存储器 存储器与CPU的连接 存储器的工作原理本章内容本章内容 了解存储器的工作原理和外部特性 掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所需内存系统。学习目的学习目的3.1 概述存储器是计算机系统中具有记忆功能的部件，它由大量的记忆单元(或称基本的存储电路)组成, 用来存放用二进制数表示的程序和数据。存储器由两部分组成，一类位于“主机” 内部，简称“主存”，这类存储器的主要特征是CPU可以按地 址直接访问其中的任何一个单元;现代计算机在“主存”和CPU之间增设了 “高速缓冲存储器”（Cache）；Cache和“主存”构成“内存”；在没有C
2、ache的系统中，“主存”也称作“ 内存”。CPU运行时从内存中取出指令加以执行；程序执行过程中也可要到存储器存取数据；因此计算机每完成一条指令，至少要访问一次内存。 另一类是辅助存储器，也称为外部存储器，简称 “辅存”或“外存”； 外存目前主要采用磁表面存储和光存储器件; 它们通过专用接口电路与CPU相连接，相当于一台 外部设备； 辅存的重要特征是CPU只能以“块”为单位访问这 类存储器； 在电源关闭后，辅存中的信息仍然可以长期保存 。实际上存储系统是快慢搭配，具有层次结构的实际上存储系统是快慢搭配，具有层次结构的速度快 容量小速度慢 容量大寄存器内部Cache外部Cache主存储器辅助存储
3、器大容量辅助存储器微机存储系统的层次结构微机存储系统的层次结构CPU 衡量存储器的指标主要有三个：容量、速度和价格/位 一般来说，速度高的存储器，价格/位也高，因此容量 不会太大。 相对而言，内存容量小、速度快，外存容量很大、速 度慢，如：CD光盘可达650MB（1MB=1024KB）DVD光盘达4.7GB（1GB=1024MB）硬盘已达几百GB至几TB（1TB=1024GB）3.1.1 半导体存储器的分类 按器件制造原理分，有双极型存储器和MOS型存储器； 按存取方式来分，有随机存取存储器RAM（Random Access Memory）和只读存储器ROM（Read Only Memory）
4、 按存储原理来分，有静态存储器RAM（Static -RAM）和动态存储器DRAM（Dynamic-RAM）。 新型的闪速存储器（Flash Memory），它既具有RAM易读易写、体积小、集成度高、速度快等优点，又有ROM断电后信息不丢失等优点，是一种很有前途的半导体存储器。半 导 体 存 储 器静态随机SRAM动态随机DRAM一次性编程 PROM可擦除 EPROM紫外光擦除 UREPROM电擦除 EEPROM读写存储器 RAM只读存储器 ROM双极型MOS掩膜ROM可编程ROM半导体存储器分类3.1.2 半导体存储器的组成半导体存储器由地址寄存器，译码电路、存储体、读/写控制电 路、数据寄
5、存器、控制逻辑等6个部分组成。AB地地址址寄寄存存器器地地址址译译码码器器存存储储体体读读写写驱驱动动器器数数据据寄寄存存器器DB 控控 制制 逻逻 辑辑启动片选读/写存储器的基本组成1. 1. 存储体存储体 存储体用来存储存储体用来存储二进制信息二进制信息； 它包含多个存储单元，一个存储单元称为它包含多个存储单元，一个存储单元称为一个字一个字; ; 每个存储单元具有一个每个存储单元具有一个惟一惟一的地址的地址、可存放可存放一位或多一位或多位二进制位二进制数据；数据； 芯片容量可以表示为：芯片容量可以表示为：存储单元的存储单元的个数个数每个存储单元的每个存储单元的位数位数 若用芯片地址线的条数
6、若用芯片地址线的条数p p和数据线的条数和数据线的条数q q表示芯片容表示芯片容量，则为：量，则为：2 2P Pqq； 例如：例如：Intel 6264Intel 6264，有，有1313条地址线和条地址线和8 8条数据线，条数据线， 容量为：容量为：8K88K8位位或或64K64K位位或或8KB8KB（即（即2 2131388）。）。 2.译码驱动电路 该电路实际上包含该电路实际上包含译码器译码器和和驱动器驱动器两部分；两部分； 地址译码器的功能是：地址译码器的功能是：根据输入的地址码，根据输入的地址码，选中选中某个特定的存储单元；某个特定的存储单元； 地址译码可采用单译码结构（地址译码可采
7、用单译码结构（线性排列线性排列）或双译码结）或双译码结 构（构（矩阵形式排列矩阵形式排列）；）； 采用双译码结构可采用双译码结构可简化简化芯片的设计。芯片的设计。 (1) 单译码方式 单译码方式是一个单译码方式是一个“N N中取中取1 1”的译码器；的译码器； 译码器每次输出译码器每次输出只只驱动驱动N N根字线中的根字线中的一根一根； 每根字线由每根字线由MM位位组成，组成， 若某根字线被选中，则对应此线上的若某根字线被选中，则对应此线上的MM位信号便位信号便同时同时 被读出或写入，被读出或写入， 经输出缓冲放大器输出或输入一个经输出缓冲放大器输出或输入一个MM位的位的字字。 Ap-1Ap-
8、2A1A0N 取 1 译 码 器基本存储电路p个输入M 位 位 线D0D1DM1N根字线 N=2p 个地址W0W1 选中的字线 输出M位Wn-1输 出 缓 冲 放 大 器图3.3单译码寻址示意图(2) 双译码方式双译码方式采用的是双译码方式采用的是两级两级译码电路。译码电路。当字选择线的根数当字选择线的根数N N很大时，很大时，N=2N=2p p中的中的p p必然必然也大，这时可将也大，这时可将p p分成两部分，如：分成两部分，如： N=2N=2p p=2=2q+rq+r=2=2q q2 2r r=X=XY Y这样便将对这样便将对N N的译码分别由的译码分别由X X译码译码和和Y Y译码译码两
9、两部分完成。部分完成。 A0A1A2A3A4X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存储电路R/W控制 Y(列)地址译码及I/O控制数据输入 数据输出A5A6A7A8A9 X (行 ) 地 址 译 码 器图3.4 双译码结构示意图 在半导体存储器芯片中，常采用字结构方式； 即将存储单元的8位都集成在一块芯片内，如：Intel 2764 、Intel 6264 的存储容量均为8K8bit 也有芯片采用位结构方式； 即集成的只是各存储单元的一位或几位； 如： Intel 2164A 其存储容量为64K1bitIntel 2114 其存储容量为1K4bit。3.控制逻辑 依
10、据接受的来自CPU的启动、片选和读/写命令等信号，协调存储器内部电路的动作，以保证CPU顺利完成对存储器的读、写操作。 存储器芯片的片选端引脚一般用 或 来表示。有效时，可以对该芯片进行读/写操作；无效时，芯片与数据总线隔离，并可降低芯片内部功耗。 存储芯片的读/写控制一般有两个控制端，如，SRAM用 （输出允许，即读允许）和 （写允许）表示。 3.1.3 半导体存储器芯片的性能指标1. 存储容量（存放二进制信息的总位数）存储容量=存储单元个数每个存储单元的位数常用单位：KB、MB、GB、TB其中：1kB = 210B 1M = 210kB = 220B1GB = 210MB = 230B 1
11、TB = 210GB = 240B2. 存取时间存取时间是CPU访问一次存储器所需的时间； 存储周期则是指连续两次访问存储器之间所需的最小时间；存储周期等于存取时间加上存储器的恢复时间； 存储周期为0.1ms表示每秒钟可以存取l万次，10ns意味着每秒钟存取1亿次；目前微机内存读写时间一般在十纳秒以内；高速缓冲存储器（Cache）的存取速度更快。 （3）功耗 功耗指每个存储单元所消耗的功率，单位为W/单元 也有用每块芯片总功率来表示功耗的，单位为mW/片 使用低功耗存储器芯片构成存储系统不仅可以减少对电源容量的要求， 而且还可以减少发热量，提高存储系统的稳定性。 4. 电源有的芯片只要单一+5
12、V，而有的要多种电源才能工作，例如12V，5V等。5.可靠性存储器的可靠性取决于构成存储器的芯片、配件质量及组装技术 3.2 随机存取存储器RAM3.2.1 静态随机存储器SRAM1.静态随机存储器工作原理静态随机存储器（SRAM）常采用触发器电路构 成一个二进制的存储单元，这种触发器一般由6个晶体管组成。 RAM用来存放程序、输入/输出数据、运算的中间结果等 其存储的内容既可随时读出，也可随时写入； 掉电后内容会全部丢失。 图3.5 六管静态RAM基本存储电路Y地址译码VccV7I / OV8I / OV3V4V5V2V6AV1B DiDiX地址译码V1V2是工作管；V3V4是负载管；V5V
13、6是控制管；V7V8也是控制管，它们为同一列线上的存储单元共用。特点：(1) 不需要刷新，简化外围电路。(2) 内部管子较多，功耗大，集成度低。典型的静态RAM芯片SRAM的芯片有不同的规格，常用的有2101（2564位）、2102（1K1位）、2114（1K4位）、4118（1K8位）、6116（2K8位）、6264（8K8位）和62256（32K8位）等。随着大规模集成电路的发展，SRAM的集成度也在不断增大。现以2114为例进行简单介绍。2. 2114 SRAM（1K4）.图3.6 2114 SRAM的结构和引脚配置 图3.6中，将4096存储位（10244=4096bit）排成一个64
14、64的存储矩阵。 芯片内部采用两级译码，分为列选和行选，其中： A4A9用于行译码，可选择64行中的任一行； A0A3用于列译码，产生的16条译码输出线，用来对64列存储位进行选择，这样每一条译码输出线可同时选中4列。 矩阵译码的结果会有某一行与某4列被交叉选中，即一次可以同时选中4个存储位。 这样CPU对2114访问时可选择1024个单元中任何一个，每次可与4个位存储电路同时交换信息。1. DRAM工作原理动态随机存储器（DRAM）的基本单元电路可以采用4管电路或单管电路。由于单管电路元件数量少，芯片集成度高，所以被普遍使用。 3.2.2 动态随机存储器（DRAM）图3.7 单管动态存储单元
15、电路图 2. DRAM芯片介绍 2164A是容量为64K1位的动态随机存储器芯片，片内 含有64K个存储单元，所以需要16位地址线寻址。 为减少地址线引脚数目，把片内地址划分为“行地址 ”和“列地址”两组，分时从芯片的8条地址引脚输入 。 所以，DRAM芯片地址引脚只有它内部地址线的一半。典型的动态RAM芯片图3.8 Intel 2164 DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0 A1A2NC2164 1 168 9WE RASCASA0A7：地址输入CAS：列地址选通RAS：行地址选通WE：写允许Din：数据输入Dout：数据输出Vcc：电源GND：地.图3.9 2164A内部结构图3.3 只读存储器（ROM） ROM具有掉电后信息不会丢失的特点， 弥补了RAM性能上的不足，也是计算机的一个重要部件。 ROM主要由地址寄存器、地址译码器、存储单元矩阵、输出缓冲器、芯片选择逻辑等部件组成。图3.10 只读存储器结构1. 掩膜型只读存储器（MROM） 掩膜ROM芯片内每一个二进制位对应于一个MOS管，该位上存储的信息取决于这个MOS管的栅极是否被连接到字线上。 栅极
