《vhdl与数字电路设计课件-第七章 状态机设计》由会员分享，可在线阅读，更多相关《vhdl与数字电路设计课件-第七章 状态机设计（16页珍藏版）》请在金锄头文库上搜索。
1、VHDL与数字电路设计本章内容1.状态机的电路设计2.交通灯控制器设计1、状态机的电路设计 我们可以用输入信号X和电路状态Q来描述时序电路的逻辑 功能，这时时序电路称为状态机（State Machine）。根据输出信号和输入信号以及电路状态的关系，状态机可以 分为两种：穆尔（Moore）型和米利（Mealy）型。Y=FX,Q Y=FQ 米利（Mealy）型：穆尔（Moore）型：（1） More型状态机 S0S20/01/0S31/0S11/10/00/10/01/0输入信号影响状态的转换。输出信号和输入信号无关。LIBRARY ieee; USE ieee.std_logic_1164.AL
2、L;ENTITY more IS PORT(Clk,reset: in Std_logic; din: in Std_logic;op: out Std_logic); END more;ARCHITECTURE a OF more IS TYPE STATE_TYPE IS (s0, s1, s2,s3); SIGNAL state: STATE_TYPE; BEGINS0S20/01/0S31/0S11/10/00/10/01/0PROCESS (clk,reset) BEGINIf reset = 1 THENstate IF din=1 THEN state IF din=0 THEN
3、 state IF din=0 THEN state IF din=1 THEN state IF din=1 THEN state IF din=0 THEN state IF din=0 THEN state IF din=1 THEN state if timeout1=0 then nextstate if timeout2=0 then nextstate if timeout1=0 then nextstate if timeout2=0 then nextstate nextstate=s0;timeout1=0; timeout2=0; end case; end process; end a;
