《数字集成电路_课件5》由会员分享，可在线阅读，更多相关《数字集成电路_课件5（87页珍藏版）》请在金锄头文库上搜索。
1、第五章 静态MOS门电路n5.1 CMOS门电路n5.2 复杂的CMOS门n5.3 异或门和同或门n5.4 多路选择器电路n5.5 触发器和锁存器n5.6 D触发器和D锁存器n5.7 CMOS门电路的功耗n5.8 功耗和延迟的折中5.1 CMOS门电路CMOS电路中器件的尺寸伪NMOS器件的尺寸确定伪NMOS逻辑n伪NMOS逻辑是CMOS变型电路n伪NMOS门的负载管是一栅极接地的PMOS管n特点是普通的NMOS门,用一个等效PMOS器件代替 了NMOS负载管n缺点:指定各有比的MOS管的尺寸比;当下拉电路 通时,要产生静态功耗;速度低;功耗大.n优点:输入每个变量仅用一个MOS管,最小负载可
2、 以是一个单位栅极负载,CMOS至少两个;且PMOS 负载没有衬偏调制效应;管子少;密度高.3X器件的版图及其等效尺寸等效宽度n三个串联晶体管的宽度分别为W1，W2 和W3，若全部导通，合并在一起形成一 个等效器件，其等效宽度为：n并联的三个晶体管，若全部导通，其等 效宽度为：5.1 CMOS门电路n例：确定传统CMOS 3输入与非门和或非门的器件尺寸。假设 基本反相器的PMOS宽度为2W，NMOS宽度为W，使3输入与 非门和或非门与反相器具有相同延迟特性。8输入与门摩根定律的原理示意图8输入AND门转换成NOR门8输入与函数的多级逻辑实现一个反相器驱动4个相同的扇出2输入与非门的电压传输特性
3、NMOS与非门n两个增强型驱动管串接与耗尽型作为负 载管串接n现在来计算VOL 设输入电压均为高电平, 此时驱动管处于非饱和状态;负载管处于 饱和状态,电路中通过晶体管的电流相等NMOS与非门NMOS与非门NMOS与非门NMOS与非门NMOS与非门NMOS与非门输出电容NMOS与非门晶体管尺寸的考虑晶体管尺寸的考虑晶体管尺寸的考虑衬偏调制效应n多输入与非门,如果与输出端连接的NMOS管的源极 电位与衬底电位不相等,该管的速度较慢n假如A、B、C的三个NMOS管最初都是截止的，输入 为D的NMOS管导通后又截止，这将使该管源极节点 电容C1充电至高电平n当所有输入高电平时，此时输入为D的NMOS
4、管的源 极仍为高电平，nC1通过栅极信号分别为A、B、C的各个N型管进行放 电，后输入为D的N型管才逐渐导通，因此这个门的 导通时间比其它的长n为减小衬偏调制效应，减小内部电阻；对N型管则多 采用并联方式。NP在衬偏调制效应方面2输入或非门的电压传输特性或非门最低电平或非门电容分布总结5.1 CMOS门电路n例：在下面两种情况下，分别计算图中所示2 输入与非门的转换阈值VS：第一种情况是一 个输入连接到VDD而另一个输入从0变到VDD，第二种情况是两个输入连接在一起。假设0.18m工艺参数中所有晶体管的宽度为400nm。5.2 复杂的CMOS门n对偶原理：n摩根定律：5.2 复杂的CMOS门n
5、或与非门的逻辑函数：n运用摩根定律n在CMOS电路中，NMOS将输出下拉到低，PMOS 将输出上拉到高n或与非门的NMOS应实现功能：n或与非门的PMOS应实现功能：CMOS逻辑结构n负载管用的是PMOS管n规则1:与是NMOS串NMOSn规则2:或是NMOS并NMOSn规则3:或是NMOS支路并支路NMOSn规则4:与是NMOS支路串支路NMOSn规则5:输出为NMOS阵列的逻辑补n规则6:PMOS电路为NMOS电路的对偶电路,当输入的NMOS 为串联连接时,则PMOS部分为并联连接;当输入的NMOS为 并联连接时,则PMOS部分为串联连接,这种对偶原则也适应 任一子块逻辑或与非门的CMOS
6、实现通用复杂门的表示法要在CMOS中实现某种 功能，需要构造两个转 换网络：一个下拉网络（n型器 件的复合结构）一个上拉网络（p型器 件的复合结构）复杂的CMOS门电路n例：用单级复杂CMOS门和伪NMOS门实 现例子例子5.3 异或门和同或门n异或（XOR）：n同或（XNOR）：异或门和同或门的静态实现5.4 多路选择器电路n多路选择器 （MUX）：5.5 触发器和锁存器n静态时序电路特征：n将一个或多个输出节点连接到输入端，可引 起正反馈或再生n数字集成电路中最常见的双稳态电路：n锁存器n触发器基本的双稳态电路交叉耦合的反相器和相应的电压传输特性基本的双稳态电路n单个门传输延迟：n双稳态电
7、路从一个稳定状态转换到另一 个稳定状态：n将与原输入状态反向变化的触发脉冲加在输 入端并超过VS且保持2tp时间段以上用或非门构成的SR锁存器由或非门交叉耦合构成的SR锁存器用或非门设计SR锁存器n例：在0.13m的CMOS中，用或非门设计 一 个SR锁存器，使从S到Q的延迟和从R到 的延 迟都为400ps。假设Q和 驱动的总负载为100fF，并且L=100nm。用与非门构成的SR锁存器JK触发器由JK触发器构成的主从触发器下降沿触发的JK触发器5.6 D触发器和D锁存器电位敏感和透明传输的D锁存器 边沿触发和不透明的D触发器D锁存器的工作原理D触发器的工作原理触发器的时序参数锁存器的时序参数
8、D锁存器的门级实现D锁存器的与或非门实现5.7 CMOS门电路的功耗n通常功耗公式：P=IDVDD ID是所有从VDD到Gnd的电流nCMOS电路中，功耗的来源：n动态功耗n电容转换产生的功耗n转换期间从VDD到Gnd流过的短路电流引起的短路功耗n输出波形中短时脉冲波形干扰引起的功耗n静态功耗n泄漏电流（亚阈值电流和源/漏结反偏电流）引起n直流待机电流（例如，低电平输出时的伪NMOS电路）引起动态功耗需要考虑的因素电容转换产生的功耗n平均充电电流：n转换功耗：n由于操作的平均频率favg可用行为因子 与时 钟频率fclk的乘积表示 ，所以转换 功耗为：转换功耗n例：在下图中，8个时钟周期内，输
9、出共 有4次翻转，这个节点的行为因子是多少 ？转换功耗n例：计算一个反相器的转换功耗，其中 Wp=800nm，Wn=400nm，VDD=1.8V， 驱动的总负载为50fF，平均转换频率是 250MHz。转换过程中短路电流的流动短路功耗n短路电流流过的时间取决于输入的上升/下降 时间：n短路功耗：n由于n所以n设 得动态功耗n总的动态功耗为：n第一项为电容转换引起的功耗，第二项为 转换期间从VDD到Gnd流过的短路电流引起 的短路功耗利用或非门的 短时脉冲波形 干扰静态功耗n静态功耗的三个基本来源：n亚阈值泄漏电流n源/漏结反偏引起的pn结泄漏电流n输出低状态的直流电流静态功耗n亚阈值电流：np
10、n结反偏电流：n总泄漏电流：n总静态功耗：n伪NMOS门中，输出为低的直流电流IDC 是通过将输出设置成VOL计算得到，直流 功耗：完整的功耗公式n对于标准的CMOS门，功耗为：n对于伪NMOS门，功耗为：5.8 功耗和延迟的折中n功耗-延迟积（PDP）：门的平均功耗：门的平均传输延迟：所以nPDP代表一个门每次翻转操作的能量5.8 功耗和延迟的折中n能量-延迟积（EDP）：由于K2是由器件尺寸决定的常数所以几个设计的能量-1/延迟图能量延迟积-电源电压5.8 功耗和延迟的折中n例：比较两种情况下芯片的功耗。一种 情况是，芯片具有10M门，行为因子是 10%，VDD=1.8V，时钟频率是500MHz， 并且每个节点的平均电容是20fF。第二 种情况是，芯片具有50M门，行为因子 是5%，VDD=1.2V，时钟频率是1GHz， 并且每个节点的平均电容是10fF。哪个 设计更好？为什么？5.1作业题5.2作业题5.3作业题5.5例题5.5例题5.9例题5.12例题5.16例题
