Part 4 硬件接口设计

上传人:n**** 文档编号:50876257 上传时间:2018-08-11 格式:PPT 页数:109 大小:2.07MB
返回 下载 相关 举报
Part 4 硬件接口设计_第1页
第1页 / 共109页
Part 4 硬件接口设计_第2页
第2页 / 共109页
Part 4 硬件接口设计_第3页
第3页 / 共109页
Part 4 硬件接口设计_第4页
第4页 / 共109页
Part 4 硬件接口设计_第5页
第5页 / 共109页
点击查看更多>>
资源描述

《Part 4 硬件接口设计》由会员分享,可在线阅读,更多相关《Part 4 硬件接口设计(109页珍藏版)》请在金锄头文库上搜索。

1、什么叫封装? 封装,就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它 器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安 装、固定、密封、保护芯片及增强电热性能等方面的作用,而且还通过芯 片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板 上的导线与其他器件相连接,从而实现内部芯片与外部电路的连接。因为 芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电气 性能下降。另一方面,封装后的芯片也更便于安装和运输。由于封装技术 的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的 设计和制造,因此它是至关重要的。 衡量一个芯片封

2、装技术先进与否的重 要指标是芯片面积与封装面积之比,这个比值越接近1越好。封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面,封装经历了最早期的晶体管TO(如TO-83、TO32)封装 发展到了双列直插封装,随后由PHILIP公司开发出了SOP小外型封装,以 后逐渐派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、 VSOP(甚小外形封装)、SSOP(缩小型SOP)、TSSOP(薄的缩小型 SOP)及SOT(小外形晶体管)、SOIC(小外形集成电路)等。从材料介质方面,包括金属、陶瓷、塑料、塑料,目前很多高强度工 作条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大

3、致经过了如下发展进程: 结构方面:TODIPPLCCQFPBGA CSP; 材料方面:金属、陶瓷陶瓷、塑料塑料; 引脚形状:长引线直插短引线或无引线贴装球状凸点; 装配方式:通孔插装表面组装直接安装Part 4 TMS320C54x硬件设计及接口技术 DSP硬件设计是DSP应用系统设计的基础 。 一个DSP最小系统是由内部硬件资源如 CPU、片内外设、存储器(ROM、RAM 或FLASH)和外围辅助电路组成。 一般的实际应用系统是由最小系统和输入 输出接口、通信接口、人机交互接口、外 部程序存储器或数据存储器等外围扩展电 路组成。Part 4 TMS320C54x硬件设计及接口技术目录 4.1

4、 基于C54x的DSP最小系统设计 4.2 C54x外部总线结构 4.3 存储器扩展 4.4 A/D、D/A与DSP的接口技术 4.5 Bootloader功能的实现 4.6 C54x系统设计实例 4.7 DSP系统的调试与抗干扰措施Part 4 TMS320C54x硬件设计及接口技术4.1 基于C54x的DSP最小系统设计 DSP最小系统就是指没有输入扩展、输出扩展、除了片 内通信通道也没有通信扩展的基本独立的、功能极其有 限的DSP系统。 最小系统是DSP系统硬件设计的基础 DSP最小系统的设计与DSP芯片结合的最紧密 最小系统正常工作是整个DSP硬件系统正常工作的基础Part 4 TMS

5、320C54x硬件设计及接口技术4.1.1 DSP电源电路设计 1.单3.3V电源输出的电源管理芯片 TPS75733的典型应用电路如图所示: TPS75733有两种封装形式(5针的TO220封装 和TO 263表面贴封装),如图所示Part 4 TMS320C54x硬件设计及接口技术 1.单3.3V电源输出的电源管理芯片 其引脚功能如表引脚号 引脚名称 I/O特性 引脚功能 1ENI输输入使能 2INI输输入电压电压 3GND地 4OUTPUTO输输出电压电压 5PGIFB反馈输馈输 入/PG 输输 出 Part 4 TMS320C54x硬件设计及接口技术2.单1.8V电源输出的电源管理芯片

6、 TPS75718的典型电路所示:Part 4 TMS320C54x硬件设计及接口技术3.双电源供电电路 其中TPS73HD318的封装形式28Pin TSSOP封 装),如图所示。Part 4 TMS320C54x硬件设计及接口技术各管脚的功能如表所示 管脚名称 管脚功能 GND接地 EN使能,低有效 1IN第一路电电源输输入 1OUT第一路电电源输输出 2IN第二路电电源输输入 2OUT第二路电电源输输出 RESET复位脉冲输输出 1FB/SENSE第一路电电源输输出电压电压 反馈馈端 2SENSE第二路电电源输输出电压电压 反馈馈端 Part 4 TMS320C54x硬件设计及接口技术

7、采用TPS73HD318为DSP C5402供电的典型电路如图所 示Part 4 TMS320C54x硬件设计及接口技术4.1.2 DSP复位电路设计 C54x的初始工作状态: ST0的值为: ST1的值为:字段ARPTCCOVAOVBDP复位值值011000字段BRAFCPLXFHMINTMOVMSXMC16FRCTCMPTASM复位值值00101010000Part 4 TMS320C54x硬件设计及接口技术 PMST的值为: 扩展程序计数器XPC=0000H 程序计数器PC=FF80H 中断标志寄存器IFR=0000H 将地址总线置为FF80H 控制线均处于无效状态 使数据总线处于高阻状

8、态字段IPTRMP/MCOVLYAVISDROMCLKOFFSUMULSST复位值值1FFh取决于引脚 MP/MC的电电平0000N/AN/APart 4 TMS320C54x硬件设计及接口技术 对DSP进行复位的方法有以下几种: 1.软件复位法,可同时参考软件复位与硬件复位区别2.硬件复位法:上电复位、手动复位、自动复位1)RC复位电路:利用RC电路的延迟特性来产生复位所需要 的低电平时间,其电路结构如图所示:100k4.7uf5vt=167ms要求:100200ms施密特触发器保证复 位脉冲低电平持续期 的稳定。Part 4 TMS320C54x硬件设计及接口技术RC手动复位电路可以在系统

9、运行异常的任何时 候,用手动方式按键产生复位信号,其电路结 构如图所示:50100k4.7uf复位电压0.238vLOUTLINEOUTR-ROUTLINEINL-LLINEINLLINER-RLINEIN输入输出Part 4 TMS320C54x硬件设计及接口技术4. 串口通信电路设计 McBSP通过6个引脚(BDX、BDR、BCLKX、 BCLKR、BFSX 和BFSR)与外设接口。1)MAX3111通用异步收发器 MAX3111通用异步收发器是MAXIM公司为微处 理器系统设计的通用异步收发器UART,包括振荡器、可编程波特率发生器、可屏蔽的中断源、 8字节的接收FIFO缓冲器和两个RS

10、232电平转换器。2)DSP与MAX3111的接口设计 DSP与MAX3111联接如图所示Part 4 TMS320C54x硬件设计及接口技术4.5 Bootloader功能的实现 3.5.1 引导(Boot)顺序及引导模式简介 Bootloader”程序按照一定的顺序检查你选择了哪种“加 载模式”,TMS320C5403为例(不同型号的DSP其检查 顺序是有一些区别的)说明其检查顺序是: 1)主机接口(HPI)模式 2)串行EEPROM模式 3)并行模式 4)通过McBSP1的标准串口模式 5)通过McBSP2的标准串口模式 6)通过McBSP0的标准串口模式 7)I/O模式Part 4 T

11、MS320C54x硬件设计及接口技术 TMS320C5403检测顺序Part 4 TMS320C54x硬件设计及接口技术 串行EEPROM引导模式的连接图:Part 4 TMS320C54x硬件设计及接口技术串行EEPROM引导模式的读操作时序图:Part 4 TMS320C54x硬件设计及接口技术 标准串行引导模式的定时要求Part 4 TMS320C54x硬件设计及接口技术I/O引导模式的握手协议Part 4 TMS320C54x硬件设计及接口技术3.5.2 引导(Boot)表格式 Bootloader 16位引导表格式字内容1 10AAh (源程序的存储储器宽宽度是16位) 2 寄存器设

12、设置值值 (适用于特定引导导模式的) . . . 寄存器设设置值值 . 入口点的XPC(其低7位作为为A23A16) . 入口点的PC(16位作为为A15A0) R 第一段的块块大小 R+1 第一段的目的起始地址XPC值值(7位) . 第一段的目的起始地址PC值值(16位) . 源代码码第一段的第一个字 . 源代码第一段的最后一个字 . 第二段的块大小 . 第二段的目的起始地址XPC值(7位) . 第二段的目的起始地址PC值(16位) . 源代码第二段的第一个字 . . . 源代码第二段的最后一个字 . . . 最后一段的块大小 . 最后一段的目的起始地址XPC值(7位) . 最后一段的目的起

13、始地址PC值(16位) . 源代码最后一段的第一个字 . . . 源代码最后一段的最后一个字 n 0000h代表源程序结束 Part 4 TMS320C54x硬件设计及接口技术Bootload er 8位 引导表 格式字节节内容1 MSB = 08h(源程序的存储储器宽宽度为为8位) 2 LSB = 0AAh 3 设设置寄存器的MSB(高字节节)4 设设置寄存器的LSB(低字节节). . . 设设置寄存器的MSB . 设设置寄存器的LSB. 入口点的XPC的MSB. 入口点的XPC的LSB(仅仅适用低7位) 2R1 入口点的PC的MSB2R 入口点的PC的LSBPart 4 TMS320C54

14、x硬件设计及接口技术2R+1 第一段的块块大小的MSB2R+2 第一段的块块大小的LSB2R+3 第一段的目的开始地址的XPC的MSB2R+4 第一段的目的开始地址的XPC的LSB (7位) 2R+5 第一段的目的开始地址的PC的MSB2R+6 第一段的目的开始地址的PC的LSB . 源程序第一段第一个字的MSB. . . 源程序第一段最后一个字的LSB . 第二段的块块大小的MSB. 第二段的块块大小的LSB. 第二段的目的开始地址的XPC的MSBPart 4 TMS320C54x硬件设计及接口技术. 第二段的目的开始地址的XPC的LSB (7位) . 第二段的目的开始地址的PC的MSB.

15、第二段的目的开始地址的PC的LSB . 源程序第二段第一个字的MSB. . . 源程序第二段最后一个字的LSB . . . 最后一段的块块大小的MSB. 最后一段的块块大小的LSBPart 4 TMS320C54x硬件设计及接口技术. 最后一段的目的开始地址的XPC的MSB. 最后一段的目的开始地址的XPC的LSB (7位) . 最后一段的目的开始地址的PC的MSB. 最后一段的目的开始地址的PC的LSB . 源程序最后一段第一个字的MSB. . . 源程序最后一段最后一个字的LSB 2n00h2n+100h表示源程序结结束Part 4 TMS320C54x硬件设计及接口技术4.5.3 引导(Boot)表的生成利用这种工具生成引导表的步骤是: 1.汇编(或编译)程序代码时使用“-v548”汇编选项2.链接文件3.格式转换格式转换有关的链接命令文件内容如下: myfile.out /* 输入COFF文件名e 0300h /* 入口点符号.a /* ASCII hex 输出文件格式 boot /* Bootload 输入文件中的所有段bootorg SERIAL /* 产生串行口引导表memwidth 8 /* EEPROM宽度

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 电子/通信 > 综合/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号