《集成触发器及转换》由会员分享，可在线阅读，更多相关《集成触发器及转换（9页珍藏版）》请在金锄头文库上搜索。
实验名称：时序逻辑电路分析 （集成JK、D触发器）实验目的: 掌握集成触发器的使用方法。 实验设备：数字逻辑实验箱 一台数字万用表 一块器件 74LS74 双D触发器 74LS112 双JK触发器实验内容及实验记录： 一、维持阻塞型D触发器功能测试 1、双D型正边沿维持阻塞触发器74LS74 的逻辑符号见下图，图中 、 端为异步置1， 置0端。CP为时钟脉冲端。2、逻辑功能验证：整理实验数据将 结果填入下表。二、负边沿JK触发器功能测试 1、双JK型负边沿74LS112的逻辑符号 如图所示。图中 、 端为异步置1，置0 端。CP为时钟脉冲端。2、逻辑功能验证：整理实验数据 将结果填入下表。 触发器的功能转换 1、JK触发器转换成为D触发器 D触发器的特征方程为Qn+1=D，变换表达式使 之形式与JK触发器的特征方程相同，即Qn+1 = 将和视为变量，余下部分看 成系数，比较式两式即可得J=D、K= ，电路 图如下。逻辑功能验证：整理实验数据将结 果填入下表。2、D触发器转换成为JK触发器 令D=J + Q，则两式必相等。电 路图如下。逻辑功能验证：整理实验数据将结果填 入下表。
