《2017嵌入式第9讲实验注意事项存储器及期中测试》由会员分享，可在线阅读，更多相关《2017嵌入式第9讲实验注意事项存储器及期中测试（82页珍藏版）》请在金锄头文库上搜索。
1、1首先需要虚添加拟机中串口设备 2.安装交叉编译器并添加环境变量 3.主机Linux环境网络防火墙设置4.主机IP地址设置和目标板IP地址设置 （1）修改主机IP地址 rootlocalhost local#ifconfig eth0 192.168.1.5 （2）设置实验箱IP地址 rootTechv_omap35xx：#ifconfig eth0 192.168.1.95.查看网络连接 （1）在主机linux minicom终端窗口 rootlocalhost local# ping 192.168.1.9（回车 ）（2）在实验箱终端 rootTechv_omap35xx：# ping 1
2、92.168.1.5可以用Ctrl+c键去终止ping命令6.配置NFS网络文件系统 7挂接-将主机/home/nfs1目录挂接为目标板 /tmp目录 挂接前主机建立/home/nfs1子目录rootlocalhost /# mkdir /home/nfs1 rootlocalhost /# cd /home/nfs1 rootlocalhost nfs1#kwrite abc 保存文件并退出。rootlocalhost nfs1# ls l 在目标板对应终端窗口，执行挂接命令rootTechv_OMAP35xx:/# mount -o soft,nolock,rsize=1024 -v 19
3、2.168.1.5:/home/nfs1 /tmp 挂接后目标板/tmp目录列表rootTechv_OMAP35xx:/# cd /tmp rootTechv_OMAP35xx:/var/volatile/tm p# ls l 挂载成功后，在目标板运行显示 Hello Reader,Congradulations!1.编写Helloworld程序 在主机终端下，创建一个文件夹，名为hello 编写helloworld.c文件，在hello目录下，输入指 令:vi hello.c,新建文件，在文件中录入如下代码： #include #include int main(int argc, char
4、 *argv) printf(“Hello Reader,Congradulations!n“);return(0); 2.编写Makefile文件 编写Makefile文件，输入指令：vi Makefile，新建 文件。Makefile 文件同样放在hello目录下。 Makefile文件内容为CC = /usr/local/arm/arm-2007q3/bin/arm-none-linux-gnueabi-gcc all:$(CC) -o hello hello.c clean:-rm -f *.o hello3.make 如果编译通过，则在hello 目录下生成可执行文 件hello 4
5、.运行 当需要动态调试时:把可执行文件hello 放到共享 文件夹内。在目标板终端使用命令 ./hello，来 执行,观察终端的输出 期中测试5.1 存储器控制器5.1.1 S3C2410A与存储器相关的特性n S3C2410A存储器控制器提供了访问存储器的控制信号 ，另外S3C2410A还提供了与存储器相关的地址总线、数 据总线等总线控制器信号。nS3C2410A与存储器相关的特性如下： 通过软件选择，系统支持大/小端数据存储格式； 全部可寻址空间为1GB，分为8个banks（体），每个 bank为128MB； 使用nGCS0nGCS7作为对应各bank选择信号； 系统支持存储器与I/O端口
6、统一寻址，SFR Area（特殊 功能寄存器区）为I/O端口寻址空间； bank0bank7中每个bank的数据总线宽度单独可编程， bank0通过编程可以设置为16/32位数据总线， bank1bank7通过编程可以设置成8/16/32位数据总线； 每个bank的存储器访问周期可编程； 支持各bank产生等待信号（nWAIT），用来扩展总线周 期； bank0bank5可使用ROM（含EEPROM、Nor Flash等 ）和SRAM，bank6和bank7可使用ROM/SRAM/SDRAM； bank0bank6开始地址固定； bank7开始地址和bank大小可编程； 对SDRAM，在pow
7、er-down模式，支持自己刷新（self- refresh）模式； 支持使用Nor/Nand Flash、EEPROM等作为引导ROM。S3C2410A Reset后存储空间图，见图5.1。n参见图5.1，图中表示bank6和bank7实际安装的存储 器容量可以各为2MB、4MB、128MB。因此bank6的终 了地址不同，bank7的起始地址也不同，但是要求bank6 和bank7实际安装的容量相同，详见表5-1。n图5.1中最上方OM1:0的含义，表示在Reset期间，由于连接到 S3C2410A的操作模式输入引脚OM1:0逻辑电平的不同，分别表 示使用Nand Flash作为引导ROM
8、与否，以及在不使用Nand Flash 作为引导ROM时，bank0数据总线的宽度或测试模式。n对应于图5.1左半部，在不使用Nand Flash作为引导 ROM时，需要使用bank0（nGCS0）中安装的芯片作为 引导ROM。由于在第一次访问引导ROM前必须先确定 bank0数据总线的宽度，所以bank0的数据总线宽度要求 由Reset时的OM1:0引脚输入逻辑电平确定，而 bank1bank7各个bank的数据总线宽度，可以通过对特 殊功能寄存器编程确定。5.1.2 与存储器芯片连接的S3C2410A引脚信号及使用 与存储器芯片连接的S3C2410A引脚信号n对于存储器，S3C2410A一
9、般可以与ROM（如Nor Flash）、SRAM和SDRAM芯片连接。S3C2410A与存储器 相关的引脚信号一般可以分为两组，一组是S3C2410A总 线控制器引脚信号，另一组是S3C2410A存储器控制器引 脚信号，分别见表5-3和5-4(P149-150)。n本表中地址总线为ADDR26:0，而图5.1中地址总线 为ADDR29:0，其中ADDR29:27经译码产生 nGCS7:0或nSCS1:0信号。 地址总线与存储器芯片地址引脚的连接n对ROM/SRAM/SDRAM，地址总线中的ADDR29:27经 译码器产生nGCS7:0或nSCS1:0信号，某一时刻只有 一个信号有效。n地址总线
10、中的ADDR26:0应该与各bank的存储器芯片 对应引脚连接，但ADDR1和ADDR0在某个bank实际使用 的数据总线宽度不同的情况下，可能不连接到存储器芯 片；n并且地址总线中的ADDR26:0与存储器芯片地址引脚 的连接也可能不是一一对应关系，详见表5-5。n表5-5中(P151)，当某bank数据总线宽度为8位时，地 址总线中的ADDR0与芯片地址引脚A0连接，ADDR1与A1 连接，依此类推，一一对应连接。n表中当某bank数据总线宽度为16位时，地址总线中的 ADDR0不与存储器芯片连接，而用ADDR1与芯片地址引 脚A0连接。n表中当某bank数据总线宽度为32位时，地址总线中
11、的 ADDR1:0不与存储器芯片连接，而用ADDR2与芯片地 址引脚A0连接。 存储器数据总线宽度的确定nS3C2410A支持8/16/32位数据总线宽度。同一个bank 的数据总线宽度必须相同，不同bank的数据总线宽度可 以不同，并且有以下特征： bank0在不使用Nand Flash时，数据总线宽度可以选择 16位或32位，由OM1:0输入引脚在Reset时的逻辑电平 决定； bank1bank7中的每个bank的数据总线宽度可以分别 设置，可选择8位、16位或32位中的一种，设置方法在 特殊功能寄存器中讲述。 bank0与ROM芯片的连接n在不使用Nand Flash作为引导ROM时，
12、参考图5.1左半 部分，使用bank0作为引导ROM区，可以连接Nor Flash 或EEPROM等。由于Nor Flash片内带有SRAM接口，因此 可以直接与存储器控制器连接。另外，Nor Flash芯片价 格比EEPROM低，所以通常使用Nor Flash芯片较多。n加电之前，bank0数据总线宽度必须通过OM1:0提前 设置好，只能设置为16位或32位。另外，信号nGCS0作 为bank0的选择信号。（1）bank0使用8位数据总线与ROM芯片的连接（2）bank0使用16位数据总线与ROM芯片的连接（3） bank0使用32位数据总线与ROM芯片的连接n图5.3表示bank0与4片R
13、OM、数据总线为32位 时的连接。（4） bank0使用16位数据总线与ROM芯片的连接 图5.2表示bank0与一片ROM、数据总线为16位时的连接。 bank1bank7与SRAM芯片的连接n使用1片SRAM、16位数据总线，连接到bank1的一个例子。 bank1bank7与SRAM芯片的连接n图5.4给出了使用2片SRAM、32位数据总线，连接到 bank1的一个例子。 bank6或bank7与SDRAM芯片的连接n在SDRAM芯片内部，通常分为2个体或4个体，也用 Bank表示，但与存储器的bank不同，它们一般称为片内 Bank。另外SDRAM地址还分行地址和列地址，行地址的 长度
14、（位数）可以与列地址的长度（位数）相等（对称 地址）或不等（非对称地址）。S3C2410A特殊功能寄存 器中允许设置列地址长度，详见5.1.4节中BANKCON6和 BANKCON7寄存器含义。n从S3C2410A送出的地址，高位部分连接到SDRAM芯 片的片内Bank选择引脚BA，具体连接方法见书表5-6。 SDRAM片内Bank选择引脚与地址总线的连接n表给出了当S3C2410A存储器实际bank大小不同、数 据总线宽度不同、芯片容量不同、芯片内部构成和使用 的芯片数量不同时，片内Bank选择使用的芯片引脚与高 位地址总线连接的例子。 bank6使用16位数据总线与SDRAM芯片的连接 (
15、P154) bank6使用32位数据总线与SDRAM芯片的连接 (P154-155)n从S3C2410A送出的地址，高位部分连接到SDRAM 芯片的片内Bank选择引脚BA，具体连接方法见表5-6。5.1.3 存储器总线周期举例存储器控制器有13个特殊功能寄存器，它们中的一些 寄存器，通过设置不同的值，可以允许/禁止nWAIT； 也可以改变ROM/SRAM/SDRAM的总线读写周期的时 间长度等。 nXBREQ/nXBACK与其他信号之间的定时关系n图5.7给出了nXBREQ/nXBACK与其他信号之间 的定时关系。 nWAIT引脚信号对总线读写周期的影响n在5.1.4节中，通过对 BWSCO
16、N寄存器中的WS7、 WS6、 WS1设置不同的值，表示允许bank7、 bank6、 bank1使用WAIT（等待）功能与否。 图5.8为总线读周期。 ROM/SRAM总线读、写周期定时举例n可以对存储器特殊功能寄存器设置不同的值，改变总 线读、写周期的定时关系。 ROM/SRAM单个读周期n单个读周期指S3C2410A发出一次读存储器数据操作 后，间隔一段时间再访问存储器。n在特殊功能寄存器中设定了具体数值以后， S3C2410A发出的单个总线读周期信号定时关系如图 5.9所示。 ROM/SRAM单个写周期n在特殊功能寄存器中设定了具体数值以后， S3C2410A发出的单个总线写周期信号定时关系如图 5.10所示。 页模式的读周期和写周期 ROM/SRAM总线读、写周
