《模块化的时序逻辑电路》由会员分享，可在线阅读，更多相关《模块化的时序逻辑电路（38页珍藏版）》请在金锄头文库上搜索。
1、Digital LogicDigital Logic模块化的时序逻辑电路Digital LogicDigital Logic寄存器用于寄存一组二值代码，广泛地用于数字系 统和数字计算机中。寄存器一般用D触发器构成。 寄存器主要分并行寄存器和移位寄存器 两种。一、什么是寄存器？二、 寄存器的构成三、寄存器的分类寄存器(Register)Digital LogicDigital Logic具有清零功能的4位并行输入并行输出寄存器： 01000010111011只有CP脉冲的上升沿到来后，数据才能存入寄存器。并行寄存器Digital LogicDigital Logic一、右移寄存器（1）用D触发器
2、（也可用JK触发器） （2）驱动方程 D0=DIR D1=Q0 D2=Q1 D3=Q2 （3）逻辑电路图 1D C1FF0 1D C1FF1 1D C1FF2 1D C1FF3Q1Q2Q3Q0CPDIR思考：用JK触发器如何实现上述电路？ 串行数据 输入端移位寄存器Digital LogicDigital Logic（4）动作特点设移位寄存器的初始状态Q0Q1Q2Q3=0101，DIR的输入 为1。 0101Q1Q2DIRQ3Q0110101溢出在CP脉冲作用下，数据右移一位。 移位寄存器Digital LogicDigital Logic（5）工作波形设移位寄存器的初始状态Q0Q1Q2Q3=
3、0000，DIR的输入代 码为1011(假设左边先进入)，请画出各触发器输出端在移位过 程中的波形。 tttQ0Q1Q2Q30000t00001010100001001011DIRCP0t0t1101移位寄存器Digital LogicDigital Logic二、左移寄存器 （1）用D触发器； （2）驱动方程 D0=Q1 D1=Q2 D2=Q3 D3=DIL （3）逻辑图 DILQ0 FF0Q1 FF1Q2 FF2Q3C11DCPC11D C11DC11DFF3串行数据输 入端移位寄存器Digital LogicDigital Logic三、多功能寄存器（并行置数、左移、右移、保持） （1）
4、用D触发器 ；（2）增加两根控制信号S1、S0，用以控制寄存器的功能： S1 S0 功能0 0 保持 0 1 右移 1 0 左移 1 1 并行置数 （3）驱动方程 以上4个方程可以用4个四选一的数据选择器来实现。 移位寄存器Digital LogicDigital Logic（4）逻辑电路图移位寄存器Digital LogicDigital Logic（5）双向移位寄存器CC40194逻辑符号和功能表 Q0Q2Q3S0Q1D0D1D3D2DIR DIL CPS1CrCC40194Cr S1 S0 DIR DIL CP Q0 Q1 Q2 Q3 0 1 1 1 1 1 1 0 0 0 11 0 A
5、 B 0 0 0 0D0 D1 D2 D3Q0 Q1 Q2 Q3A Q0 Q1 Q2 Q1 Q2 Q3 B 移位寄存器Digital LogicDigital Logic例：画出由CC40194构成时序电路的状态转换图。思考：检验一下该计数器能否自启动？Q0Q2Q3S0Q1DIRDIL RdS1CC4019401D0D1D3D2CPCPQ0Q1Q2Q300001000110011101111011100110001右移置0扭环形计数器移位寄存器的应用Digital LogicDigital Logic 按计数脉冲引入方式，分为同步和异步计数器 按进位制，分为二进制、十进制和N进制计数 器 按逻
6、辑功能，分为加法、减法和可逆计数器 按集成度，分为小规模与中规模集成计数器一、计数器的分类计数器(counter)Digital LogicDigital Logic例：时序电路如图所示，已知CP脉冲波形，画出Q0Q3的波 形。 Q0FF0Q1CPFF2Q2FF11D C11D C11D C1CPQ1Q0Q2功能：计数、分频、定时。 000100010110001101011111000异步计数器Digital LogicDigital Logic一、模2n异步加法计数器的构成规律 （1）用T触发器构成； （2）若触发器要求用上升沿触发，则应用前级Q作为下 级的CP，若触发器要求用下降沿触发，
7、则应用前级的Q作 为下级的CP。Q0FF0Q1CPFF2Q2FF11T C11T C11T C1111异步计数器Digital LogicDigital Logic二、模2n异步减法计数器的构成规律 （1）用T触发器构成； （2）若触发器要求用上升沿触发，则应用前级Q作为下 级的CP，若触发器要求用下降沿触发，则应用前级的Q作 为下级的CP。思考：如何用D触发器（上升沿触发）构成模8减法计数器。异步计数器Digital LogicDigital Logic一、 模2n同步加法计数器1. 以8进制计数器为例，其状态转 换规律为：Q2 Q1 Q00 0 10 0 00 1 0 0 1 1 1 0
8、0 1 0 1 1 1 0 1 1 1Q0每来一个CP脉冲翻转一次； Q1只有当Q0为1时翻转，其余保持； Q2只有当Q1、Q0同时为1时翻转， 其余保持。 T 触发器的状态方程 当T=1时 当T=0时 同步计数器Digital LogicDigital Logic2. 模2n同步加法计数器的构成规律: （2）令T0=1，T1=Q0，T2=Q0Q1，T3=Q0Q1Q23位同步二进制加计数器逻辑图（1）用T触发器构成，既可上升沿触发也可下降沿触发； 同步计数器Digital LogicDigital Logic二、 模2n同步减法计数器构成规律（1）用T触发器； （2）令 同步计数器Digita
9、l LogicDigital Logic三、模2n同步加减计数器构成规律 （1）用T触发器； （2）令 同步计数器Digital LogicDigital Logic集成同步计数器种类很多，常用的有以下几种 四、 MSI集成同步计数器 4位同步二进制计数器74161/74163； 同步十六进制加法计数器CC4520； 单时钟同步十六进制加减计数器74LS191； 双时钟同步十六进制加减计数器74LS193； 同步十进制加法计数器74LS160； 单时钟同步十进制可逆计数器74LS190。 同步计数器Digital LogicDigital Logic1.74161的主要功能： 异步清零功能 同
10、步并行置数功能 同步二进制加计数器 保持功能同步计数器Digital LogicDigital Logic 所有的触发器采用同一时钟信号。 外部CP脉冲为上升沿触发。 （1）异步清零功能 异步清零功能。 当 Rd=0时，Q3Q2Q1Q0=0000 。00同步计数器Digital LogicDigital Logic（2）同步并行置数功能 （Rd=1,LD=0时） 10111011011111111D2D2D1D1D3D3D0D0同步计数器Digital LogicDigital Logic（3）同步二进制加计数器（Rd=1,LD=1时） 0111111111同步计数器Digital Logic
11、Digital Logic（4）保持功能（ Rd=1,LD=1时，EP ET=0时）进位输出00000同步计数器Digital LogicDigital Logic2. 74161的逻辑符号3. 74161的功能表Q0 Q1 Q2 Q3D0 D1 D2 D374161CPEP ETCOLD RdL L L L A B C D 计 数 保 持保 持 L H L A B C DH H H H H H L H H L Rd LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3同步计数器Digital LogicDigital Logic4. 应用 1 CP（1） 实现同步二进制加计
12、数 Q0 Q1 Q2 Q3D0 D1 D2 D374161CPEP ETCOLD Rd11 1L L L L A B C D 计 数 保 持保 持 L H L A B C DH H H H H H L H H L Rd LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3计数0000000101000011001010101001100001110110010111111110110111001011Q3Q2Q1Q0同步计数器Digital LogicDigital Logic（2）由中规模集成计数器构成N 进制计数器 同步置数法 反馈清零法N进制计数器Digital Log
13、icDigital Logic例1 采用“反馈清零法”实现同步10进制加计数 000101000011001010011000011101100101000010010000Q0 Q1 Q2 Q3D0 D1 D2 D374161EP ETCO LD RD1 1CPCP1&出现一瞬间N进制计数器Digital LogicDigital Logic10100001010000110010100110000111011001010000&Q0 Q1 Q2 Q3D0 D1 D2 D374161EP ETCO LD RD11CP1CP010100000 1N进制计数器Digital LogicDigit
14、al Logic波形图： Q3Q2Q0Q1CP100011000010101001101110000110010000100000000100N进制计数器Digital LogicDigital Logic例2 采用“同步置数法”，用74161构成十进制加计数器 0000000101000011001010011000011101100101110111001011101011111110&Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD11CP10000100100000思考：校 验一下能 否自启动N进制计数器Digital LogicDigital Logic1.确定计数器的状态转换图；构成N进制计数器步骤：2.根据计数器的初态确定并行数据输入端的连接；3.根据计数器的终态确定与非门输入端的连接。N进
