《微机原理与接口技术-第5章-存储器》由会员分享，可在线阅读，更多相关《微机原理与接口技术-第5章-存储器（59页珍藏版）》请在金锄头文库上搜索。
1、第五章 存储器v学习目的：v了解半导体存储器的分类v掌握地址译码的方法v掌握存储器的应用v掌握存储器的容量扩充v了解存储器扩展技术15.1 存储器概述v内存储器-比外存储器存取速度快，存储容量小v外存储器-辅助存储器，属于计算机的外部设备，常 用的有磁盘、光盘和U盘等，存储容量大，存取速度慢。 21.半导体存储器的分类v内存储器主要由半导体材料构成，也称半导体存储器。v按制造工艺-分为双极型半导体存储器和金属氧化物型（MOS）半导体存储器两类。v按照工作方式-分为随机读写存储器RAM和只读存储器ROM两大类。31)随机存储器RAM：A) 双极型半导体RAM，双极型是以晶体管触发器作为基本存 储
2、电路，TTL电路；高速，功耗大、集成度低，成本高；B) MOS型RAM（Metal Oxide Semiconductor)低速，功耗 低、成本低、集成度高； (1).静态随机存储器SRAM是以双稳态触发器作为存储元; (2).动态随机存储器DRAM是用电容存储信息，需要刷新； 1)只读存储器ROM 1.掩膜式ROM 2.可编程式PROM 3.可擦除可编程式EPROM 4.电可擦除可编程式E2PROM、EAROM、NOVROM2704、2708、2716、2732、2764、27128、27256、27512、271024b eG SD42.存储器件的性能指标（1）存储容量存储器所能容纳二进制
3、信息的总量。v 能存储1位二进制信息的物理器件称为存储元，多个存储元构成存储单元，存储芯片就是由若干个存储单元构成。存储容量表示为“存储单元个数每个存储单元位数”如：SRAM芯片6264，它的容量为8K8；如：DRAM芯片NMC41257的容量为256K1，即它有256K个单元，每个单元存储1位二进制信息;5（2）存取速度 存取速度通常用存取时间来衡量。存取时间又称为访问 时间或读/写时间，是指CPU从启动一次存储器操作（读 或写）到完成该操作所需要的时间。v 连续两次独立的存储器读/写操作所需的最小时间间隔 称为存储周期。 （3）可靠性 可靠性是指在规定的时间内，存储器无故障读/写的概 率。
4、通常用平均无故障时间MTBF（mean time between failures）来衡量可靠性。MTBF可以理解为两次故障之 间的平均时间间隔，越长说明存储器的性能越好。 6（4）功耗 功耗反映存储器件耗电的多少，同时也反映了其发热的程度。功耗越小，存储器件的工作稳定性越好。大多数半导体存储器的维持功耗小于工作功耗。75.2 随机存取存储器（RAM）MOS型随机存取存储器按工作原理分为n静态RAM（SRAM）n动态RAM（DRAM）静态RAM以触发器为基本存储电路，保存的数据不需要刷新。与动态RAM比较，它的存取速度快，集成度低，功耗大。动态RAM以电容作为基本存储电路，每隔一段时间需要刷新
5、一次。它的集成度高，成本低。 85.2.1 MOS型静态随机存取存储器（SRAM ） 1.基本存储元电路MOS型静态RAM基于双稳态触发器的工作原理保存信息。9图5-1 静态RAM的基本存储元电路10MOS型静态RAM芯片由存储体和外围电路。v外围电路：地址译码器、I/O缓冲器和读写控制电路v存储体：由许多个存储元组成，这些存储元通常以矩阵的形 式排列。2. MOS型静态RAM芯片的组成结构11图5-2 静态RAM的结构123.静态RAM芯片举例常用的SRAM芯片有： 6116（2K8）、2016、4016 6264（8K8） 62128（16KX8） 62256（32K8） 62512（64
6、K8） 128K8、 256K8、 512K8、 1024K8 120ns150ns 1ns13（1）6264芯片外部引脚vA0Al2-13根地址信号线 vD0D7-8根数据线 v 、CS2 -两根片选信号线， 低 电平有效、CS2高电平有效。 -输出允许信号，低电平有效 ，CPU从芯片中读出数据。-写允许信号，低电平有效， 允许数据写入芯片。VCC：+5V电源 GND：接地端， NC ：空端。128 2 3 4 5 6 7 8 9 1011 12 13 1427 26 25 24 23 22 21 20 19 18 17 16 15NC A12 A7 A6 A5 A4 A3 A2 A1 A0
7、 D0 D1 D2 GNDD7 D6 D5 D4 D3WE CS2 A8 A9 A11 OE A10 CS1+5V图5-3 SRAM 6264外部引线图14选择线： CE ：片使能 ，常用于ROM CS ：片选，常用于RAMS ：选择，常用于RAM 控制线： 常用于ROM： OE：输出使能，G ：输出选通 常用于RAM： R/M：读操作/写操作，当只有一个控制输入端时。 当有两个控制端时，WE或W 和 OE或G15tw twcA0 A12D0 D7tDW CS1 CS2 WE SRAM 6264 写操作时序图16SRAM 6264 读操作时序图 A0 A12 CS1 OE D0 D7 tOE
8、tCO tRW CS2 175.2.2 静态RAM芯片应用存储器芯片的应用就是将芯片正确地接入计算机系统。根据CPU要求的地址范围，将芯片上的各种信号与计算机系统的地址线、数据线和控制线，连接在一起。v地址线的连接。 v数据线的连接。 v控制信号线的连接 。188088系统 BUSSRAM6264D0 D7D0 D7A0A0A12A12MEMWMEMRWE CS2+5V OE11CS1A19A18 A17 A16 A15 A14 A13VPP：编程电压输入端，12.5V、15V、21V、25V；50128 2 3 4 5 6 7 89 1011 12 13 1427 26 25 24 23 2
9、2 21 20 19 18 17 16 15NCA12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2 GNDD7 D6 D5 D4 D3WE CS2 A8 A9 A11 OE A10 CS1+5V图5-3 SRAM 6264外部引线图 51525.Flash 闪速存储器（flash memory），简称Flash或闪存。 它与EEPROM类似，也是一种电擦写型ROM。与 EEPROM的主要区别是：EEPROM按字节擦写，速 度慢；闪存按块擦写，速度快，一般在65 170ns之间。535.4 高速缓冲存储器为了缓解CPU和内存之间存取速度的矛盾，在CPU和内 存之间插入一小块S
10、RAM，称为Cache，将当前正在 执行的指令及相关联的后继指令从内存读到Cache ，使CPU执行下一条指令时，从Cache中读取。5455Cache的工作原理基于： q程序和数据访问的局部性； qCPU将与当前指令相关联的一个不太大的后继指令 集提前成批读入数据到cache中；CPU在读取指令 或数据时总是先在cache中寻找，找不到再到主存 中寻找； q90%以上的时间在CPU与cache交换数据； qCache的大小： q是主存的1/128；如：64M的内存，cache应为 512KB；命中率达90%以上；565.5 多级存储体系现代微机系统中的存储器是一个多级存储体系，由 通用寄存器
11、、高速缓冲存储器、主存储器和辅助 存储器构成。图中从上至下存取速度递减，存储 容量递增，每位存储成本依次降低。5758微机原理与接口技术及重修考试安排公布如下:考试时间： 1月10日（周六）13:3015:30班级 人数 教室 411201（逸夫楼）A 301 411202（逸夫楼）A 302 411203（逸夫楼）A 303 411204（逸夫楼）A 305 411205（逸夫楼）A 306 411206（逸夫楼）A 307 411207（逸夫楼）A 308 411208（逸夫楼）A 309 411209（逸夫楼）A 310 411210（逸夫楼）B 313 411213（逸夫楼）B 314 411214（逸夫楼）B 315 重修（逸夫楼）A 206作业：3、5、6、7、859
