《VLSI电路与系统CHAP3P1》由会员分享，可在线阅读，更多相关《VLSI电路与系统CHAP3P1（40页珍藏版）》请在金锄头文库上搜索。
1、CHAPTURE THREE基本CMOS数字电路 PART ONE引 言 数字电路的工作特点是:电路输出的二进 制信号与输入二进制信号有一定的逻辑 关系，这个逻辑关系就称为电路的逻辑 函数。数字信号是二值信号 在正常的电压工作范围内，数字信号电 压的幅度是被量化了的：某一电压范围 代表二进制状态中的一个状态，另一电 压范围则代表了另一个状态。 这两个范围之间是不确定范围，不确定 范围应尽可能小，这就使电路完全工作 在非线性状态 。幅度量化和直流电压传输特性 (a)电压量化范围 (b)电压幅度范围 (c) 直流电压传输特性曲线直流电压传输特性曲线数字电路中二进制信号的电压 幅度的大致范围如图所示
2、 图中的VIH是输入最低高电平。只要输入 VinVIH，就认为输入逻辑1。 图中VIL是输入最大低电平。只要输入 VinVIL，就认为输入逻辑0。 VIL和VIH之间这段范围就是不确定区， 也就是电路无法判别在此区域内的输入 量是何种逻辑状态 通常定义电压传输曲线中斜率绝对值为1 的辅入电压分别为VILmax和VIHmin。 分别称为最大输入低电平和最小输入高 电平。 VOHmin和VOLmax分别称为最小输出高电平 和最大输出低电平。 在数字电路级联工作时，为了保证正确 的逻辑关系，它们应满足： VOHminVIHmin VOLmaxVILmax 在倒相输出的直流电压传输特性图中作 直线 V
3、out=Vin， 该直线与特性曲线相交， 交点对应电压成为逻辑门阈值电压VTH。 噪声容限定义 激励门的最大输出低电平与被激励门能 够识别的最大输入低电平之差定义为低 电平噪声余度 NML； 激励门的最小输出高电平与被激励门能 够识别的最小输入高电平之差则定义为 高电平噪声余度NMH 低电平噪声容限 NML=VILmax-VOLmax 高电平噪声容限 NMH=VOHmin-VIHmin 逻辑门的噪声容限NM由下式表达： NM=minNMH ， NML 一个电路的输出必须能驱动一个以上的 同类电路，这称为“扇出能力”。 一个逻辑电路能够接受的激励源数则称 为该电路的“扇入数”。 数字电路的瞬态特
4、性 数字电路的瞬态特性是研究数字电路输 入电压随时间变化时其输出电压的变化 规律。 通常令输入电压Vin(t)是一个幅度为VOH 的理想方波； 输出电压的高、低电平分别是VOH和VOL 。 实际上，由于晶体管内部物理效应和电 路输出端等效电容的作用，倒相输出电 压波形如图3-3(b)所示。 图中定义了描绘瞬态特性的四个时间参 量，它们是tf、tr、tpf和tpr。 图3-3 倒相输出的瞬态特性曲线 下降时间tf是输出电平从满幅的90%降到 l0%的时间，相对应的电压为V1和V0： V0VOL-0.1(VOH-VOL) V1VOL+0.9(VOH-VOL) 上升时间tr是输出电压从V0上升到V1
5、的时 间。 为了简便，有时也可以用VOH和VOL代替 V1和V0。 下降延迟时间tpf是输入阶跃处t1到输出电 压降至50%，即降至电压 V1/2=(VOL+VOH)/2 所需要的时间 上升延迟时间tpr则是从输入阶跃t2 处到输 出电压升至V1/2的时间。 数字电路的基本单元是逻辑门电路。 代表两个理想二进制状态的高、低电平分别是 电源电压VDD和零。 理想逻辑门的输入阻抗应当非常高，因而对输 出驱动信号的激励源说来，几乎无直流负载效 应。 理想逻辑门的输出阻抗应很低，即可以输出较 大的电流而不影响输出电平 对理想逻辑门而言，逻辑状态的改变应不花费 时间，亦即逻辑电平的变化应是阶跃的。 实际
6、的逻辑门电路与理想的逻辑门电路有较大 的差异。 3.2 CMOS倒相器 理想倒相器符号及真值表 理想倒相器的直流传输特性 倒相器的直流传输特性说明了输出电压 与输入电压的静态关系 输入电压为零时，输出电压为VDD，输入 电压增大，达到某一电压VTH时输出电压 从VDD转变为零，即输出从逻辑“1”转变 为逻辑“0” 由于器件的非理想特性，实际倒相器的 直流传输特性和瞬态特性取决于驱动管 与负载器件的特性 瞬态特性还和电路中的输出等效电容 COUT有关。 CMOS倒相器电路结构图3.2.1直流传输特性分析 在CMOS倒相器中，输人电压Vin同时接 到两个晶体管的栅极，输出端接至两个 晶体管的漏极，
7、因此已不存在所谓负载 管和驱动管的概念，而是以互补的方式 工作。 PMOS管和NMOS管在不同工作区域内的 电压关系列在表3-1中。表中VTN表示 NMOS管的阈值电压，VTP是PMOS管的 阈值电压。注意，VTP0Vin-VDD-VTP0 VGSP-VTPVDSN0Vin-VTNVDSN0 VDSNVGSN-VTN0VDSNVin-VTN0 表3-1 CMOS倒相器各工作区电压关系 CMOS倒相器的直流传输特性 图3-11 CMOS倒相器的工作状态可以分为五个 区域来讨论，它们的电压关系由表3-1决 定。相应于这五个工作区的传输特性如 图3-11中A、B、C、D、E所示。 由CMOS倒相器电
8、路结构图可知： Vin =VGSN , Vout=VDSN VGSP=Vin-VDD , VDSP = Vout-VDD CMOS倒相器直流特性分析 A区 在VinVTN时，NMOS管截止，IDSN为零 。这时VGSPVTP， 所以PMOS管导通,但 IDSP= -IDSN=0，因此倒相器输出电压： Vout=VOH=VDD 十分明显： VGDP=Vin-VDDVTP 所以： VinVTP+VDD 可见在此工作范围内，NMOS管截止， PMOS 管处于非饱和区。 B区 即VinVTN时在此阶段内，由于NMOS管刚导 通，输出电压也没有发生显著变化，所以PMOS管仍 维持在非饱和状态；但是NMO
9、S管导通，NMOS管 工作在饱和区，有： 由上式可求得输出电压是： 由： VGSN - VTN =Vin- VTN VDSN= Vout 可推出： VinVDSN+VTN= Vout +VTN 且： Vin-VDD-VTP Vout-VDD 0 即在以上的条件下，前面推出的方程将成立。 C区 当Vin=VOUT 时，使得本区域内NMOS管 和PMOS管均处于饱和区工作状态由晶体管 电流方程有： 它对应着陡峭下降的特性，对应此时的输入电压是： 它对应着陡峭下降的特性，对应此时的输入电压是 ： 通常将这个电压值作为倒相器的阈值电压。 若取N=p，VTN=|VTP|.则上式变为： Vin=VTH=V
10、DD/2 D区 即当VinVDD-|VTP|时。 这时NMOS 管进入非饱和区，而PM0S管仍维持在饱 和区。由晶体管电流方程有： 由此求得输出电压是： E区 即当VinVDD-|VTP|时。这时PMOS 管截止，IDSP=0，但NMOS管仍处于非饱 和状态。因此，输出电压： Vout=VOL=0 为了保证倒相输出数字电路可靠地工作， 应满足：式中，VIL称为最大输入低电平；VIH称为最小输入高 电平为了保持Vout处于可靠的逻辑“1”状态时的输入电 压不得超过VIL 。同样为了保证Vout处于可靠的逻辑 “0”状态时，输入电压不得小于VIH。 参数VIL和VIH的求取通常将VIL和VIH定义在倒相器直 流传输特性曲线斜率等于-1处所 对应的输入电压，如下图所示 根据前面的分析， VIL和VIH应出现在 直流电压传输特性曲线的B、D两端。由 B段输出电压公式： 设X=N/P，在式中将Vout对Vin求导 令导数值为-1可得到 ：VIL23-2X-X2+VIL(6+2X)(|VTP|-VDD+XVTN) +3VTP2+3VDD2+VTN2(-4X-X2)+6VTPVDD +2XVTNVTP+2XVTNVDD0 若令X1，可求得：用相同的方法，由D段输出电压公式，得到求VIH的 方程式是： 当X=1时，可求得： 在n=p和VTN=|VTP|的条件下：
