数字电路与逻辑设计第6章 2 寄存器,移位寄存器

《数字电路与逻辑设计第6章 2 寄存器,移位寄存器》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计第6章 2 寄存器,移位寄存器（47页珍藏版）》请在金锄头文库上搜索。

1、三、 寄存器，移位寄存器。寄存器是一种常用的时序逻辑电路,用来存储多位二进制代码。这些代码可以是数据，指令，地址或其他信 息。由于一个触发器只能存放一位二进制代码，因此，用n个触发器和一些起控制作用的门电路，可以组成n位寄存器。按功能划分，寄存器可分为： 数码寄存器移位寄存器 1 、 数码寄存器1D CI DI存数指令QQ1 、 数码寄存器数码寄存器是能够存放二进制数码的电路。由于触发器具有记忆功能，因此可以作为数码寄存器的电路。下图为由D触发器实现寄存一位数码的寄存单元。工作原理：若DI=0，在存数指令的作用下，Qn+1 =0，若DI=1，在存数指令的作用下，Qn+1=1。n这样，在存数指令

2、的作用下，将输入 信号的数码DI存入到D触发器中。 n这样寄存器只用来存放数码，一般仅 具有接收数码，保持并清除原有数码等 功能，电路结构和工作原理都比较简单 。一个多位的数码寄存器，可以看作是多 个触发器的并行使用。2、移位寄存器移位寄存器是一个同步时序电路，除具有存放数2 码的功能外，还具有将数码移位的功能，即在时钟CP3 作用下，能够把寄存器中存放的数码依次左移或右移。 下图为由4个D触发器构成的4位左移的移位寄存器由图可见：Q1n+1=VI， Q2n+1=Q1nQ3n+1=Q2n，Q4n+1=Q3n1D 4 CI1D 4 CI1D 4 CI1D 4 CIQ4Q3Q2Q1输入 VICP就

3、实现了数码在移存脉冲作用下，向左依位移存。同理可构成右移位寄存器。10111111001011 双向寄存器同时具有左移和右移的功能，是左移还是右移取决于移存控制信号M。如图所示由图可写出各级D触发器的状态转移方程：Q4n+1=AM+MQ3n 其中，A为右移输入数码Q3n+1=MQ4n+MQ2n B为左移输入数码Q2n+1=MQ3n+MQ1nQ1n+1=MQ2n+MB当M=1时， Q4n+1=AQ3n+1=Q4nQ2n+1=Q3nQ1n+1=Q2n因此，在移存脉冲CP作用下，实现右移移位寄存功能。当M=0时， Q4n+1=Q3nQ3n+1=Q2nQ2n+1=Q1nQ1n+1=B 因此，在移存脉冲

4、CP作用下，实现左移移位寄存功能。所以在双向移位寄存器中，我们可通过控制M的取值来完成左右移功能。在上例中，M=1时，完成右移功能；M=0时，完成左移功能。移位寄存器的逻辑功能：既能寄存数码，又能在时钟脉冲的作用下使 数码向高位或向低位移动移位寄存器按移动方式分单向移位寄存器双向移位寄存器左移位寄存器右移位寄存器2. 移位寄存器的逻辑功能分类 实现数码串并行转换通常信息在线路上的传递是串行传送，而终端的输入或输出往往是并行的，因而需对信号进行串并行转换或并串转换。 移位寄存器的应用并入并出、并入串出、串入并出、串入串出移位寄存器的应用并入并出数据寄存并入串出多位数据共信道传输串入并出共信道传输

5、数据接收串入串出数字延迟可变长度移位寄存器nA 、 串行转换成并行n （5单位信息的串并转换电路）组成：由两部分:5位右移移位寄存器,5个与门组成的并行读出电路.5单位信息：是由5位二进制数码组成一个信息的代码。n并行读出脉冲必须在经过5个移存脉冲后出现，并且和移存脉冲出现的时间错开。1D CI 1D CI 1D CI 1D CI 1D CI 并行读出指令串行输 入移存脉冲CPD5D4D3D2 D1Q1Q2Q3Q4Q511001分析：假设串行输入的数码为10011（左边先入）序号 Q1 Q2 Q3 Q4 Q50 1 1 2 0 1 3 0 0 1 4 1 0 0 1 5 1 1 0 0 1 并

6、行输 出1 1 0 0 1串并行转换状态表波形： 并行输 出脉冲移存脉冲Q1Q2Q3Q4Q5110011001B 并行转换为串行（输入是并行，输出是串行）组成： 右移移位寄存器和输入电路分析：由于是D触发器，有Qn+1=D由于D1=MD11=MD11，D2=因此在移存脉冲作用下，状态转移方程为：Q1n+1=MD11，Q2n+1=MD12 + Q1nQ3n+1=MD13 + Q2n，Q4n+1=MD14 + Q3nQ5n+1=MD15 + Q4n工作时:(1) RD首先清零，使所有触发器置0。(2)当并行取样脉冲M=1时，在第一个移存脉冲CP的作用下，输入信号D11D15并行存入到各级触发器中。

7、(3)存入以后并行取样脉冲M=0，在移存的脉冲CP的作用下，实行右移移存功能，从Q5端输出串行数码。假设 输入的5位数码为11001（Q1Q5），第二组为10101。 5单位数码并串行转换状态转移表序号 Q1 Q2 Q3 Q4 Q50 0 0 0 0 01 1 1 0 0 1（并入）2 0 1 1 0 0 串行输输 出 3 0 0 1 1 04 0 0 0 1 15 0 0 0 0 16 1 0 1 0 1（并入）M=1M=1M=0波形：RDCP并行取样 Q1Q2Q3Q4Q51100100 0111234567891010011注：并行取样脉冲M与移存脉冲之间有一定的关系。若输入信号的位数为N

8、位，则由n级触发器构成移位寄存 器。移存脉冲频率为 ： fcp=n fmfcp为移存脉冲，fm并行取样脉冲频率，M的脉冲宽度应比CP脉冲的宽。 移位寄存器用于脉冲节拍延迟。输入信号经过n级移位寄存器后才到达输出端，因此输出信号比输入信号延迟了n个移存脉冲周期，这样就起到了节拍延迟的作用。延迟周期：td=ntcp。 还可构成计数分频电路。3 集成移位寄存器 集成74LS195首先看一下195 内部电路构成（189页） 及外部端口的作用。CR为异步清0端J，K为 串行数据输入端D0，D1，D2，D3为并行数据输入端。SH/LD 为 移位/置入控制 端 分析： 根据D触发器的状态方程和激励函数，有Q

9、0n+1=SH/LD D0+SH/LD（JQ0n+KQ0n）Q1n+1=SH/LD D1+SH/LDQ0nQ2n+1=SH/LD D2+SH/LDQ1nQ3n+1=SH/LD D3+SH/LDQ2n当SH/LD=0时，即置入功能时，有Q0n+1=D0Q1n+1=D1Q2n+1=D2Q3n+1=D3若SH/LD=1，即右移功能时，有Q0n+1=J Q0+K Q0nQ1n+1=Q0nQ2n+1=Q1nQ3n+1=Q2n74LS195的逻辑符号（书上190图6214 ）74LS195的功能表 集成移位寄存器74LS195的应用a 串行并行转换下图所示为7位串行-并行转换器J K D0 D1 D2 D

10、3SH/LD CR Q0 Q1 Q2 Q3 Q3J K D0 D1 D2 D3 SH/LD CR Q0 Q1 Q2 Q3 Q3串输入行DI01Q0 Q1 Q2 Q3 Q4 Q5 Q6 C RC P并行输出电路结构分析：串行输入数据DI加到片的J，K和D0端。片的D1端接0，作为标志码，片其余的D2，D3接1。片的串行数据输入端J， K接片的Q3。片的输入端D0D3均接1。片的Q3输出作片和片的SH/LD输入。工作过程：器件通过CR清0，使所有Q输出均为0，包括片的Q3=0。由于此时片Q3=0，使片，片的SH/LD均为0，在第一个CP上升沿到达时，两芯片均执行并行置入功能，使转换器总输出“Q0Q

11、6”=“D0 011111”由于片Q3=1，使SH/LD=1，在下一个CP上升沿到达时，执行右移寄存功能。使串行数数据的D1移入寄存器，使总输出“D0D6”= “D1D0 01111”。 在CP上升沿作用下，由于片Q3=1，使电路继续执行右移移位功能，串行输入数据逐个存入到移位寄存器，直到“Q0Q6”=“D6D0”。 这时标志码0移到了片的Q3，使SH/LD=0，在下一CP上升沿到达时，执行又一次的并行置入功能，开始新的一组7位数码的串并开始。 并行串行转换器 （书上页）工作过程：在启动脉冲和时钟作用下，执行并行置入功能。片。启动脉冲消失，在作用下，由于标志位的存在，使门输出为，使得，执行右移

12、移位寄存功能。以后在移存脉冲作用，并行输入数据由片的逐位串行输出，同时又不断地将片的串行输入端，的数据移位寄存到寄存器。第个时： 串出数据(Q3) 当第个脉冲到达后，片的，片，的其余 输入端均为，门的输入全为，使 。标志着这一组位并行输入数据转换结束。同时在下一时钟作用下，执行下一组位数据的并行置入，进行下一组并行数据的并串转换。74LS194的功能表 0018L00117H10116001015111014D0D1D2D3D0D1D2D31113非上 升沿12000001D0D1D2D3右移DSR左移DSLMBMAQ0Q1Q2Q3并行输输入时钟时钟 脉冲 CP串行输输入控制信号输输 出输输

13、入清 零 RD序 号异步清零 同步置数低位向高位移动(右移)高位向低位移动(左移)保持按移存规律构成的任意模值计数分频 器称为移存型计数器。常用的移存型计 数器有环形计数器和扭环计数器。3 、用集成移位寄存器实现任意模值的计数分频移位寄存器构成的同步移位计数器1. 环形计数器环形计数器的特点：电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态 为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。3Q00001Q0010Q1Q0100210001、环形计数器例1：用CT1195构成M=4 的环形计数器。态序表 移位寄存器构成的移位计数器1. 环形计数器3Q00001Q0010Q1Q

14、0100210000011011011001001011111101101101110100000111101011、 环形计数器1.电路除了有效计数循环外，还有五个 无效循环；2.不能自启动;3. 工作时首先在SH/LD加启动信号进行 预置.1、 环形计数器1. 连接方法：将移位寄存器的最后一级输出Q反馈到第一级的、K输入端；2. 判断触发器个数n ：计数器的模为(n为所需移位寄存器的位数)2扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。01011001001001001011101001101101Q000110001QQ00003011002Q0011111001111111移位寄存器构成的移位计数器2 、 扭环形计数器例1： M=8 的 扭环形计数器。态序表 Q0 Q1 Q2 Q 30 0 0 01 0 0 01 1 0 01 1 1 01 1 1 10 1 1 10 0 1 10 0 0 1移位寄存器构成的移位计数器1. 电路除了有效计数循环外，还有一个 无效循环;2. 不能自启动;3. 工作时首先在R加启动信号进行清零.2、 扭环形计数器1. 连接方法： 将移位寄存器的最后一级输出Q经反