《清华计算机组成原理课件04 主存储器》由会员分享，可在线阅读，更多相关《清华计算机组成原理课件04 主存储器（109页珍藏版）》请在金锄头文库上搜索。
1、第四章 主存储器4.1 存储器和存储系统4.2 存储器的类型和特点4.3 存储器的主要技术指标4.4 主存储器的基本操作4.5 半导体存储器4.6 半导体只读存储器 （非易失性）4.7 DRAM的研制与发展4.8 主存储器的组成与控制4.9 多体交叉存储器4.10 微机中的内存管理Date1计算机组成原理4.1 存储器和存储系统 存储器：存放计算机程序和数据 的设备 存储系统：包括存储器以及管理 存储器的软硬件和相应的设备Date2计算机组成原理存储系统的层次结构CPUCACHE主存（内存）辅存（外存） 根据各种存储器的存储容 量、存取速度和价格比的不 同，将它们按照一定的体系 结构组织起来，
2、使所放的程 序和数据按照一定的层次分 布在各种存储器中。 按照存储器在计算机系统 中作用的不同，可将它们划 分为主存储器（内存）、辅 助存储器（外存）和高速缓 冲存储器等。 Date3计算机组成原理高低小大快慢辅存寄存器 缓存 主存 磁盘 光盘 磁带光盘 磁带速度容量 价格 位存储器三个主要特性的关系存储器的层次结构CPUCPU主机Date4计算机组成原理1、主存和高速缓存之间的关系 Cache引入:l为解决cpu和主存之间的速度差距,提高整机的运算速度, 在cpu和主存之间插入的由高速电子器件组成的容量不大,但 速度很高的存储器作为缓冲区。 Cache特点l存取速度最快，容量小，存储控制和管
3、理由硬件实现。 Cache工作原理程序访问的局部性l在较短时间内由程序产生的地址往往集中在存储器逻辑 地址空间的很小范围内。（指令分布的连续性和循环程序及 子程序的多次执行）这种对局部的存储器地址频繁访问，而 对此范围以外的地址范围甚少的现象就成为程序访问的局部 性。l数据分布不如指令明显，但对数组的访问及工作单元的 选择可使存储地址相对集中。Date5计算机组成原理2、主存与辅存之间的关系 主存:(半导体材料组成)l优:速度较快l缺:容量居中,单位成本高,价格居中。 辅存:(光盘,磁盘)l优:容量大,信息长久保存,单位成本低.l缺:存取速度慢 CPU正在运行的程序和数据存放在主存 暂时不用的
4、程序和数据存放在辅存 辅存只与主存进行数据交换Date6计算机组成原理缓存CPU主存辅存缓存 主存层次和主存 辅存层次缓存主存辅存主存虚拟存储器10 ns20 ns200 nsms虚地址逻辑地址实地址物理地址主存储器（速度）（容量）Date7计算机组成原理4.2 存储器的类型和特点 按存储介质分l半导体存储器、磁表面存储器、光存储器 按读写性质分l随机读写存储器（RAM） 静态随机存储器（SRAM）；动态随机存储器（ DRAM）由于它们存储的内容断电则消失故称为易失性存储 器l只读存储器（ROM） 掩膜型ROM，EPROM，EEPROM（包括Flach EPROM）由于其内容断电也不消失故称为
5、非易失性存储器 按在计算机中的层次作用分l主存储器、辅助存储器、高速缓冲存储器Date8计算机组成原理4.3 存储器的主要技术指标 存储容量：存放信息的总数，容量S=存储字数W*存储字长度L。通常以字节 Byte)为单位B、KB、MB、GB、TB 存取时间TA:是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需的时间。 存储周期TM：CPU连续两次访问存储器所需要的最短时间间隔。存储周期略大于存取时间,即TMTA。 存储器的价格：通常以每位价格P来衡量。 存贮器带（频）宽BM：是单位时间内存储器所存取的信息量通常以位/秒或字节/秒做度量单位， BM=L/TM。 其他：可靠性、存储
6、密度、信息存储的长期性、功耗(分操作功耗和维持功耗)、物理尺寸(集成度)等。Date9计算机组成原理4.4 主存储器的基本操作 主存储器用来暂时存储CPU正在使用的指令和数据,它和CPU 的关系最为密切。CPU通过使用AR（地址寄存器）和DR（数码寄存器）和总线与主存进行数据传送。 为了从存储器中取一个信 息字，CPU必须指定存储器字地址并进行“读操作。CPU需要把 信息率的地址送到AR，经地址总线送往主存储器、同时，CPU应 用控制线（read）发一个读”请求、此后，CPU等待从主存储器发 来的回答信号通知CPU读”操作完成、主存储器通过ready线做出 回答，若。rady信号为“1，说明存
7、储字的内容已经读出，并放在 数据总线上，送人DR,这时“取”数操作完成。n 为了“存”一个字到主存，CPU先将信息率在主存中的地址经 AR送地址总线，并将信息字送DR、同时发出写命令。此后， CPU等待写操作完成信号。主存储器从数据总线接收到信息字并 按地址总线指定的地址存储，然后经ready控制线发回存储器操作 完成信号,这时存数操作完成。“读”过程演示“写”过程演示Date10计算机组成原理CPUAR DR 主存储器 地址总线数据总线控制总线Ready读写线KN图4.1主存储器与CPU的联系Date11计算机组成原理4.5 半导体存储器4.5.1 常用半导体存储器 RAM和ROMlRAM组
8、成结构器件分双极型和MOS型 双极型:速度快,集成度低,功耗大,成 本高. MOS型:速度低.集成度高,功耗低,工 艺简单分类 ：SRAMDRAM(EDORAM, SDRAM等)lROM:掩膜 ROM,PROM,EPROM,EEPROM Flach EPROM也属于EEPROM的一种。Date12计算机组成原理4.5.2 存储器的基本结构及各部分的 功能1、半导体存储器的基本组成存储矩阵地址译码器三态双向缓冲器存储控制逻辑A0A1AF-1D0D1DW-1R/WCECEDate13计算机组成原理2、存储矩阵l 字结构:同一芯片存放 一个字的多位，如8位。优点是:选中某个单元, 其包含的各位信息可
9、从同一 芯片读出,缺点是芯片外引 线较多,成本高.适合容量小 的静态RAM.l位结构:同一芯片存放多个字的同一位.优点是芯片的外引线少,缺点是需要多个芯 片组和 工作.适合动态RAM 和大容量静态RAM一个基本单元电路只能存放一位二进制信息,为保存大量信息, 存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式,这 样的这列称为存储矩阵.排列方式:字结构和位结构.10221023123位结构01127字结构D7 D6 D0Date14计算机组成原理3、地址译码器 功能:接收系统总线传来的地址信号,产生地址译 码信号后,选中存储矩阵中的某个或几个基本存储 单元. 从结构类型上分类:单译码,双
10、译码 单译码方式适合小容量的存储器l例如：地址线12根 对应4096个状态，需要4096根译码线 双译码方式适合大容量存储器(也称为矩阵译码器）l分X、Y两个方向的译码l例如：地址线12根 X、Y方向各6根，64*64=4096个状态，128根译码 线Date15计算机组成原理单译码存储结构 （64*8位）0,00,763，063，7X 地 址 译 码 器A0A5X0X63三态双向缓冲存储器D0 D7R/W CEDate16计算机组成原理2位地址单译码示例：2位地址码产生4条译码线（“0”有效）A1A0F0F1F2F3Date17计算机组成原理0，0 8位0，63 8位63，0 8位63，63
11、 8位X 地 址 译 码 器A0A5双译码存储结构 （ 行地址，列地址）（1位*8片位扩展） X0X63Y地址译码器A6A11Y0Y63I/O DB 8位Date18计算机组成原理4、存储器控制电路 功能:通过存储器控制信号的引线端,接收 来自CPU或外部电路的控制信号,经过组合 变换后,对存储矩阵,地址译码器和三态双向 缓冲器DR进行控制. 基本引脚 CS, R/WDate19计算机组成原理4.5.3 半导体随机存储器 静态随机存储器SRAM 动态随机存储器DRAM Date20计算机组成原理1、静态RAM的工作原理选择线I/OI/OVccQ3Q4Q5Q6Q1Q2Date21计算机组成原理(
12、1) 静态 RAM 基本电路A 触发器非端1T4T触发器5TT6、行开关7TT8、列开关7TT8、一列共用A 触发器原端T1 T4T5T6T7T8AA写放大器写放大器DIN写选择读选择DOUT读放位线A位线A列地址选择行地址选择T1 T4Date22计算机组成原理AT1 T4T5T6T7T8A写放大器写放大器DIN写选择读选择读放位线A位线A列地址选择行地址选择DOUT 静态 RAM 基本电路的 读 操作 行选 T5、T6 开T7、T8 开列选读放DOUTVAT6T8DOUT演示Date23计算机组成原理T1 T4 T5T6T7T8AADIN位线A位线A 列地址选择行地址选择写放写放读放DOU
13、T写选择读选择 静态 RAM 基本电路的 写 操作 行选T5、T6 开两个写放 DIN列选T7、T8 开（左） 反相T5A（右） T8T6ADINDINT7演示Date24计算机组成原理静态 RAM 芯片举例 Intel 2114 外特性存储容量 1K4位. .I/O1 I/O2 I/O3 I/O4A0A8A9WECSCCVGNDIntel 21142114逻辑 结构演示Date25计算机组成原理 Intel 2114 RAM 矩阵 (64 64) 读A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348读写电路读写电路读写电路读写电路016301
14、5行地址译码列地址译码I/O1I/O2I/O3I/O4WE CS第一组第二组第三组第四组Date26计算机组成原理150311647326348150311647326348读写电路读写电路读写电路读写电路0163015行地址译码列地址译码I/O1I/O2I/O3I/O4WE CS第一组第二组第三组第四组0000000000 Intel 2114 RAM 矩阵 (64 64) 读Date27计算机组成原理第一组第二组第三组第四组150311647326348150311647326348读写电路读写电路读写电路读写电路0163015行地址译码列地址译码I/O1I/O2I/O3I/O4WE CS
15、0000000000 Intel 2114 RAM 矩阵 (64 64) 读150311647326348Date28计算机组成原理第一组第二组第三组第四组 Intel 2114 RAM 矩阵 (64 64) 读150311647326348150311647326348读写电路读写电路读写电路读写电路0163015行地址译码列地址译码I/O1I/O2I/O3I/O4WE CS0000000000150311647326348Date29计算机组成原理150311647326348150311647326348读写电路读写电路读写电路读写电路0163015行地址译码列地址译码I/O1I/O2I/O3I/O4WE CS0000000000150311647326348第一组第二组第三组第四组 Intel 2114 RAM 矩阵 (64 64) 读0163248CSWEDate30计算机组成原理第一组第二组第三组第四组 Intel 2114 RAM 矩阵 (64 64) 读150311647326348150311647326348读写电路读写
