《[工学]数字逻辑电路第4章209》由会员分享，可在线阅读，更多相关《[工学]数字逻辑电路第4章209（68页珍藏版）》请在金锄头文库上搜索。
1、4.2 数据选择器(Data Selector)1.原理：在控制信号作用下，从多个输入中每次选中一个输 出。因此又称多路开关(MultiplexerMUX)。是计算机 系统中使用最多的一类中规模器件。 例：4选1（4通道选1）数字选择器：D311D201D110D000YS0S1S1 S0D0D1D2D3Y Y真值表逻辑框图数据选择器的内部结构+YD0D1D2D3S1 S0D0D1D2D3Y Y控制变量S1 S0的组合在同一时间内只能有一个为“1”， 因此输出只能选中其中的一个2.数据选择器用于总线发送控制ABC三态门控制总线HA B CHS0 S1 S2 8选1数据 选择器数据选择器控制总线
2、想想看：数据选择器还 有哪些应用？3.多位结构的数字选择器4位2选1S1 S01D31D21D11D01Y1Y2D32D22D12D02Y2YS2D12D01D11D01Y1Y4D14D03D13D03Y3Y2Y2Y4Y4Y2位4选14.带控制端的数据选择器D311D201D110D000YS0S1S1 S0D0D1D2D3Y Y真值表逻辑框图000 0X01X使能（Enable）控制端 1，选择器被禁止0，选择器输出Y Di5.有使能端的2位4选1数据选择器（带互补输出： WY）S1 S01D31D2 1D1 1D01Y 1W1Y 1W2D3 2D2 2D12D02Y 2W2Y 2W逻辑框图
3、6.选择器扩展: 16选1选择器S0 S1 S2 16选1数据 选择器D14 D0 D15 S2 如果手中没有16选1的选择器，可以用8选1、4选1等扩展实现。中规模器件只有有限个输入，当需要 更大规模电路时，就需要扩展。7.选择器扩展:用4选1选择器扩展成16选1选择器S3S2S1S0Y0000Y001Y110Y211Y30100Y401Y510Y611Y71000Y801Y910Y1011Y111100Y1201Y1310Y1411Y1516选1功能表一定要选两次，分成4组，每组选出一 个，再从4个中选择一次。两种不同的扩展方案，从功能表上分析 ，可以先用低两位控制，也可以先用高 两位控制
4、。S1 S0S1S08.选择器扩展：用双4选1选择器(无E)扩展成16选1选择器(1)S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y S1 S0 S3 S2 D0 D3 D4 D7 D8 D11 D12 D15 逻辑结构：S1 S0控制第一层选择，S3 S2控制第二层选择。选择器无选通控制端， 只能用两级选择结构9.选择器扩展：用双4选1选择器(无E) 扩展成16选1选择器(2)S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y S3 S2 S1 S0 D0 D1
5、 D2 D3 P.121 图4-34选择器无选通控制端， 只能用两级选择结构逻辑结构：S3 S2控制第一层选择，S1 S0控制第二层选择。D12 D13 D14 D15 10.选择器扩展：带E的双4选1选择器扩展成16选1选择器高两位控制端经译码后分别控制数据选择器的使能端，以实 现扩展。输出级是三态门，因此可以“线与”。用译码器带 的数据选择器，一级选择就可以。5.5.2 集成数据选择器集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选 中，处于工作状态；S=1时芯片被禁止，Y0。集成8选1数 据选择器 74LS1517 4 L S 1 5 1 的 真 值 表数
6、据选择器的扩展11.译码器与数据选择器的比较S1S0Y00D001D110D211D3S1 S0D0D1D2D3Y Y1 1 1 0 1 11 1 0 1 0 11 0 1 1 1 00 1 1 1 0 0Y0 Y1 Y2 Y3 A BY Y0 0Y Y1 1Y Y2 2Y Y3 3AB译码器数据选择器12.数据选择器与数据分配器S1S0Y00D001D110D211D3S1 S0D0D1D2D3Y Y数据选择器Y Y0 0Y Y1 1Y Y2 2Y Y3 3ABS1 S0D DininD0D1D2D3数据分配器译码器实现数据分配器S1 S0D Dinin13.译码器与数据选择器的比较n都是与
7、非，与或非逻辑的全组合n都可以有E控制端，用于扩展和选通n都可以实现逻辑函数（最小项的全组合）n扩展应用：译码器都要用E，选择器可以 不用E（扩展时要先画真值表，找规律）n选择器的输出结构可以带有三态输出、OC 门输出等结构，因此选择器可以用于总线 发送器。用作扩展（译码器）5片24译码器构成416译码器。第一层的一个译码 器用作选片。E=0时，C D00时选中左边一片，译出 Y0Y3 ;依此类推。14.译码器实现逻辑函数n译码器输出可以看成是N个输入变量组成 的2N个最小项,再经一级与非门,组成“与非- 与非”逻辑，既可表达“与-或”表达式。n例如：FABC+ABC+ABC=m1+m2+m7
8、mm1 1mm7 7ABCY1 Y2 Y7 Y0 F15.数据选择器实现逻辑函数数据选择器: 逻辑结构就是与-或表达式。数据选择器可以看成是器可以看成是NN个控制端选择个控制端选择2 2NN个最小项组成个最小项组成 的的“ “与与- -或或” ”表达式。选择某些输入为表达式。选择某些输入为“ “1”1”，就是选中这些，就是选中这些 最小项组成逻辑函数。逻辑变量接到选择控制端，逻辑最小项组成逻辑函数。逻辑变量接到选择控制端，逻辑 表达式中包含的最小项取表达式中包含的最小项取“ “1”1”，其余取，其余取“ “0”0”。例如，用八选一数据选择器实现函数：数据选择器实现逻辑函数00110111BA
9、C00 01 11 100110010110BA C00 01 11 10018 8选选1 1数据选择器可以实现数据选择器可以实现4 4变量函数，变量函数， 3 3个变量用在选择控制端，个变量用在选择控制端，1 1个变量在数据输入。个变量在数据输入。例:16.8选1数据选择器实现4变量函数00D71 1 110D60 1 101D51 0 111D40 0 111D31 1 000D20 1 011D11 0 001D00 0 0函数F的值F F输入S0 S1 S2 “1”“0”S S2 2 S S1 1 S S0 0NEFD0D7C B A用数据选择器实现逻辑函数基本原理数据选择器的主要特点
10、：（1）具有标准与或表达式的形式。即 ：（2）提供了地址变量的全部最小项 。（3）一般情况下，Di可以当作一个变量处理 。因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Di来选择地址变量 组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤确定数据选择器确定地址变量2 1 n个地址变量的 数据选择器， 不需要增加门 电路，最多可 实现n1个变 量的函数。3个变量，选用4 选1数据选择器 。A1=A、A0=B逻辑函数1 选用74LS1532 74LS153有两个 地址变量。求Di3 （1）公式法函数的标准与或表达式 ：4选1数据选择器输出信号的表达式 ：
11、比较L和Y，得 ：3 画连线图4 4 求Di的 方法（2）真值表法C=1时L=1， 故D0=CL=0，故 D2=0L=1，故 D3=1C=0时L=1， 故D1=C4.3 编码器 (Encoder) n编码器(Encoder)原理n优先编码器(Priority Encoder) n8-3优先编码器n扩展应用：16-4 优先编码器1.编码器(Encoder)原理n功能：将译码器反过来，对应输入的每一 个状态，输出一个编码。n4-2编码，将输入的4个状态编成2位二进制 数码； 8-3编码，将输入的8个状态编成3位 二进制数码；BCD编码，将10个输入编成 BCD码。编码器(Encoder)原理 功能
12、表I0 I1I2I3A0A1 011100 101110 110101 111011例：4-2编码器I I0 0I I1 1I I2 2I I3 3A A0 0A A1 12.8421码编码器8421编码器X0 X1 X9 Y0 Y1 Y2 Y3 X9 X8 X7 X6 X5 X4 X3 X2 X1 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 10 0 0 1 0 0 0 0 0 0 0 1 00 0 1 0 0 0 0 0 0 0 1 0 00 0 1 1 0 0 0 0 0 1 0 0 00 1 0 0 0 0 0 0 1 0
13、0 0 00 1 0 1 0 0 0 1 0 0 0 0 00 1 1 00 0 1 0 0 0 0 0 00 1 1 1 0 1 0 0 0 0 0 0 01 0 0 0 1 0 0 0 0 0 0 0 01 0 0 18421码编码器X2 X1 X9 Y0 Y1 Y2 Y3 X8 X7 X6 X5 X4 X3 局限：只有互斥输入时，局限：只有互斥输入时， 才能用这种编码器。即在才能用这种编码器。即在 任一时刻所有输入线中只任一时刻所有输入线中只 允许有一个为允许有一个为“ “1”1”，否则编，否则编 码器会发生混乱。必须用码器会发生混乱。必须用 优先编码器。优先编码器。3.优先编码器 当两
14、条或两条以上线为“0”时，优先按输入编号大的 编码，称优先编码器(Priority Encoder)(Priority Encoder) 。 以8-3优先编码器为例。 8-38-3 优先编码器优先编码器优先编码功能表 1011111111E0X10XXXXXXX01111XXXXXXX1100000000GS1111111107 11111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0A2A1A0 654321(A2,A1,A0用反码编码，Gs为编码输出，Eo为使能输出,Ei为使能输入)7 6 5 4 3 2 1 0用公式化简：AABAB(E00，表示本片没有编码，多片相连时低位可以编码)8 3优先编码器逻辑图P125 图4404. 8-3优先编码器扩展为16-4优先编码器A3 A2A1 A0A2A1 A0E0A2A1 A0E0GsGs7 6 5 4 3 2 1 07 6 5 4 3 2 1 015 7 8 0E0 若高位片有“0”输入，高位Eo=1,应禁止低位片，以(A20)高 作为(A20)16-4 ，高位片的Gs(=0)作为A3若高位片无“0”输入，高位Eo=0,低位片工作，以(A20)低 作为(A20)16-4 ，高位片的Gs(=1)作为A3用来完
