《数字电子技术基础》——集成逻辑门电路

上传人:宝路 文档编号:49677404 上传时间:2018-08-01 格式:PPT 页数:71 大小:3.28MB
返回 下载 相关 举报
《数字电子技术基础》——集成逻辑门电路_第1页
第1页 / 共71页
《数字电子技术基础》——集成逻辑门电路_第2页
第2页 / 共71页
《数字电子技术基础》——集成逻辑门电路_第3页
第3页 / 共71页
《数字电子技术基础》——集成逻辑门电路_第4页
第4页 / 共71页
《数字电子技术基础》——集成逻辑门电路_第5页
第5页 / 共71页
点击查看更多>>
资源描述

《《数字电子技术基础》——集成逻辑门电路》由会员分享,可在线阅读,更多相关《《数字电子技术基础》——集成逻辑门电路(71页珍藏版)》请在金锄头文库上搜索。

1、第第2 2章章 集成逻辑门电路集成逻辑门电路2.2 TTL集成逻辑门电路 2.3 CMOS集成逻辑门电路2.4 集成门电路的应用注意事项2.1 分立元件门电路学习要点学习要点 分立元件门电路的构成 TTL集成逻辑门电路功能及特点 CMOS集成逻辑门电路功能及特点 逻辑电路使用过程中的注意问题逻辑门电路 -由具体器件构成能够实现基本和常用逻 辑关系的电子线路,简称门电路 。 是实现逻辑功能的基本单元。 数字集成电路 一种是由三极管组成的双极型集成电路,例如 晶体管-晶体管逻辑电路(简称TTL电路)和射极耦 合逻辑电路(简称ECL电路)。 一种是由MOS管组成的单极型集成电路,例如N- MOS逻辑

2、电路和互补MOS(简称COMS)逻辑电路 。 2.1 2.1 分立元件门电路分立元件门电路2.1.1 晶体管开关特性2.1.2 基本晶体管门电路 理想开关 开关闭合时,开关两端电压为0; 开关断开时,其流过的电流为0, 其两端间呈现的电阻为无穷大; 且开关的转换在瞬间完成。 半导体二极管、三极管和MOS管,是构成这种电子 开关的基本开关元件。 可用逻辑变量的“1”“0”来表示。 导通时,相当于开关闭合;截止时,相当于开关断开。2.1.1 晶体管开关特性1.二极管的开关特性(1)静态特性。二极管当作开关来使用正是利用了二极管的单向导电性。 当外加正向电压大于死区电压时 ,二极管呈现很小的电阻处于

3、导 通状态,相当于开关闭合,一般 硅管的正向导通压降UD约为 0.60.7V,锗管约为0.20.3V。 当二极管两端加上反向电压时 ,在开始很大范围内,二极管 相当于非常大的电阻,反向电 流极小,二极管处于截止状态 ,此时相当于开关断开。 开关等效电路 伏安特性曲线 普通二极管反向击穿后,将 失去单向导电性。注意:(2)动态特性。通常情况下,二极管从截止变为导通和从 导通变为截止都需要一定的时间,不能象 理想开关那样瞬间完成。而且从导通变为 截止所需的时间更长一些。 一般把二极管从导通到截止所需的时间称 为反向恢复时间tre。若输入信号频率过高 ,负半周宽度小于tre时,二极管会双向导 通,失

4、去单向导电作用。 因此高频应用时需要考虑此参数的影响。2.三极管的开关特性(1)静态特性。其中 为为三极管的导导通电压电压 ,如硅管 此时时, 、 均近似为为0,三极管的集电电极和发发射极之间间 相当于开关断开 。在开关状态下,三极管主要工 作在饱和区(开关闭合)和截 止区(开关断开),放大区只 是极短暂的过渡状态。A、截止区B、饱和区其中, 为临界饱和电流。三极管的发射结正偏,集电结正偏,集电极和发射 极间电压为反向饱和电压UCES(0.20.3V左右)。 饱和越深,UCE越小。三极管的集电极和发射极间相 当于短路状态。 三极管相当于一个由基极电流控制的开关。 开关等效电路 三极管的工作状态

5、处于哪个区域,对应的输 出电压 为多少? 例1 若三极管导通电压为0.5V,饱和时UBE=0.7V, UCES=0.3V。求当输入 分别为0.3V和10V时,解:分析三极管 电路,关键是要 抓住三极管三种 工作状态的条件 和特点。 当 时:假设三极管已截止,等效电路 因为UBE0.5V,三极管截止的 假设成立,根据截止时三极管, 可求出当 时: 假设三极管已饱和,则UBE=0.7V等效电路 又知:三极管饱饱和的假设设成立,可求出。 (2)动态特性。延迟时间td ,上升时间tr 存储时间ts ,下降时间tf 从截止到饱和所需的时间。 从饱和到截止所需的时间。 开通时间 ton=td+tr关闭时间

6、 toff=ts+tf开关时间越短,开关速度 越高,在高频应用时需要 特别注意考虑这个问题。 2.1.2 2.1.2 基本晶体管门电路基本晶体管门电路 电位 -指绝对电压的大小。 电平 -指一定的电压范围。 门电路的输入和输出信号都是用电平(或电位) 的高低来表示的。 高电平和低电平又可用逻辑“1”和逻辑“0”表示 ,这样可以得到逻辑电路的真值表,便于进行 逻辑分析。 1.与门逻辑状态表 ABF 0(0V)0(0V)0(0.7V) 0(0V)1(5V)0(0.7V) 1(5V)0(0V)0(0.7V) 1(5V)1(5V)1(5V)与门电路波形图 2.或门电路图和符号或门逻辑状态表 ABF 0

7、(0V)0(0V)0(0V) 0(0V)1(5V)1(4.3V) 1(5V)0(0V)1(4.3V) 1(5V)1(5V)1(4.3V)电路波形图 3.非门逻辑状态表 AF 0(0V)1(12V) 1(3V)0(0.3V)电路波形图 数字电路逻辑符号中,若 在输入端加小圆圈,表示 输入低电平信号有效。若 在输出端加小圆圈,表示 输出信号取反。 与非门电路 逻辑状态表 ABF 0(0V)0(0V)1(5.7V) 0(0V)1(5V)1(5.7V) 1(5V)0(0V)1(5.7V) 1(5V)1(5V)0(0.3V)与非门电路波形图。 这种分立元件的门电路虽然电路结构简单,但由 于二极管正向压降

8、的影响会产生电平偏离,并且 速度较低、带负载能力差,现在一般都被集成逻 辑门电路所取代。2.2 TTL2.2 TTL集成逻辑门电路集成逻辑门电路 2.2.1 TTL与非门电路2.2.2 TTL集电极开路门和三态门电路2.2.3 TTL集成电路的系列产品2.2.1 TTL2.2.1 TTL与非门电路与非门电路 输入级和输出级均采用晶体三极管,称为晶体三极 管-晶体三极管逻辑电路,简称TTL电路。 1.电路结构(1)输入级。对输入变量实现“与”运算, 输入级相当于一个与门。(2)中间级。 实现放大和倒相功能。向后级 提供两个相位相反的信号,分 别驱动T3、T4管。(3)输出级。 减小电路的输出电阻

9、,提高输出 带负载能力和抗干扰能力。T3和 T4管总处于一管导通而另一管截 止的工作状态。 2.工作原理当输入全为高电平,UA=UB=3.6V, T1的两个发射结都反偏,集电 结正偏。 T2和T4饱和导通。 T3和D3都截止,输出低电平 。 当输入中至少有一个为低电平时,T1的两个发射结必 然有一个导通,T2和T4均截止,而此时T3和D3导通, 输出高电平 。 即输入输出之间实现了“与非”的逻辑关系。电压传输电压传输 特性是指输输出电压电压 随输入电压 变化 的关系曲线,即 3.TTL与非门传输特性AB -截止区 -线性区-转折区-饱和区BCCDDE4.主要参数 (1)输入和输出的高、低电平。

10、 输入低电平的上限值UIL(max) 输入高电平的下限值UIH(min) 输出低电平的上限值UOL(max)输出高电平的下限值UOH(min)(2)开门电平UON和关门电平UOFF。保证输出电压为额定低电平时,所允许的最小输入 高电平,即只有当 时,输出才是低电平。保证输出电压为额定高电平时,所允许的最大输入 低电平,即只有当 时,输出才是低电平。 (3)阈值电压UTH。电压传输特性曲线转折区的中点所对应的输入电 压值-使输出发生高低电平转换的输入电压值,也 称门槛电压。 TTL与非门的阈值电压UTH=1.4V左右。(4)噪声容限。 保证电路正常输出的前提下,输入电平允许波动 的最大范围。 输

11、入高电平噪声容限UNH: 输入高电平时,保证TTL电路仍可正常输出 的最大允许负向干扰电压。 UNHUOH(min)UIH(min ) 显然,输入低电平噪声容限UNL: 输入低电平时,保证TTL 电路仍可正常输出的最大 允许正向干扰电压。UNLUIL(max)UOL(max) 噪声容限越大,集成门电 路的抗干扰能力越强。输入噪声容限示意图(5)传输延迟时间tpd 。电路在动态脉冲信号作 用下,输出脉冲相对于输 入脉冲延迟了多长时间。tPHL-输出电压由高变低,输出脉冲的延迟时间; tPLH-输出电压由低变高,输出脉冲的延迟时间。 这两个延迟时间的平均值称为平均传输延迟时间tpd。 TTL门电路

12、的平均传输延迟时间tpd一般在20nS左右。 (6)扇入扇出数。扇入数:-门电路输入端的个数,用NI表示。对于一个2输入的“或非”门,其扇入数NI2。 扇出数:-门电路在正常工作时, 所能带同类门电路的最大数目 ,它表示带负载能力。 拉电流负载: (存在高电平下限值)。灌电流负载: (低电平存在上限值) 通常逻辑器件扇出数须通过计算或实验的方法求得。若NOLNOH,一般取两者中的最小值。 为了能够保证数字电路或系统能正常工作,在设计时还 需要注意要留有一定的余地。5.常用TTL与非门集成芯片74LS004-2输入与非门 74LS046反相器 74U202-4输入与非门 74LS084-2输入与

13、门 74LS024-2输人或非门 74LS86异或门 74LS00引脚图和逻辑符号 例 如图所示电路,已知74LS00门电路参数为: IOH/IOL=1.0mA/-20mA, IIH/IIL=50A/-1.43mA 求门GP的扇出数是多少? 解: 门GP输出低电平时,设可带门 数为NL: 门门GP输输出高电电平时时,设设可带门带门 数为为NH: 取最小值, 扇出系数=14。2.2.2 TTL2.2.2 TTL集电极开路门和三态门电路集电极开路门和三态门电路1.TTL集电极开路门电路(OC门)“线与”-将两个以上门 电路的输出端直接并 联以实现“与”逻辑的 功能。如图,低阻通路产生很大 电流,可

14、能烧坏器件,且 无法确定输出是高电平还 是低电平。 OC门的输出级三极管T4集电极 悬空,即输出管T4集电极开路 ,故称为集电极开路门。 使用时需要外接负载电阻RL( 或称上拉电阻)及电源。 逻辑符号 OC门主要应用于实现线与、电平转换以及用做驱动 显示。 将若干个OC门输出端连接在一起再接一个上拉电阻 和电源,即可构成各输出变量间的“与”逻辑-“线与” 。OC门实现电平转换 OC门驱动发光二极管 2.三态门输出当使能输入端EN1时,门电路相当 于二输入的与非门; 当使能输入端EN为低电平时, 从输出端看进去,对地和电源都相 当于开路,呈现高阻抗(Z状态) 。 高阻态并无逻辑值,仅表示电路与其

15、他电路无关联,所 以三态电路仍是二值逻辑电路。 低电平有效三态与非门由于该电路有高电平、 低电平和高阻态三种状 态,所以称之为三态门 。 高电平有效的三态 与非门电路真值表 ENABF 1001 1011 1101 1110 0高阻门电路的三态输出主要 应用于多个门输出共享 数据或控制信号总线传 输,这样可以减少输出 连线。 为避免多个门输出同时 占用数据总线,这些门 的使能信号(EN)中只 允许有一个为有效电平 (如高电平)。只要保证任何时刻只有一个三态门的使能端有效,即 可实现多路数据通过一条总线进行传送的功能。 另外,利用三态门还可 以实现数据的双向传输 。 2.2.3 TTL2.2.3

16、 TTL集成电路的系列产品集成电路的系列产品74系列:中速系列,TTL集成电路早期产品,平均传 输延迟时间约为10ns,但平均功耗每门约10mW,现 已基本淘汰。74L系列:为低功耗TTL系列,又称LTTL系列。74H系列:高速系列,采用抗饱和三极管,在工作速 度方面得到改善, 平均传输延迟时间约为普通型的 二分之一,约为6ns,但是平均功耗增加了,每门约 为22mW。74S(又称STTL)系列:为肖特基系列。工作速度 和功耗均得到了明显改善。速度和功耗上较前系列进一步提高。其速度和功耗介于74AS和74ALS系列之间, 广泛应用于速度要求较高的TTL逻辑电路 。74F系列:74AS和74ALS系列:2.3 CMOS2.3 CMOS集成逻辑门电路集成逻辑门电路2.3.1 MOS开

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 中学教育 > 教学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号