[理学]微机第三章

《[理学]微机第三章》由会员分享，可在线阅读，更多相关《[理学]微机第三章（45页珍藏版）》请在金锄头文库上搜索。

1、第三章第三章 存储器存储器3.1 概述3.2 半导体存储器的工作原理3.3 RAM的结构及其常用芯片3.4 ROM的结构及其常用芯片3.5 存储器与CPU的连接3.1 概述一、基本概念计算机的记忆部件输入设备程序数据存储器CPU提取程序输出设备早期：磁性材料 现代：半导体集成电路芯片二、存储器的性能指标1、存储容量存储器所能容纳的二进制信息的数量，以存储单 元的总位数表示。如果计算机的存储器由多块存储器 芯片组成，则存储容量即为各芯片存储容量之和。 存储容量的常用单位还有字节(Byte)，千字节 (KB)、兆字节(MB)、和吉字节(GB)。1KB=210B=1024B 1MB=1024KB=1

2、048576B=220B1GB=1024MB=1048576KB=1073741824B=230B 存储总位数=地址寄存器编址数*存储字位数 (存储芯片容量=芯片的地址单元数*数据线位数)e.g.2:Intel 2114芯片容量为1024*4位/片6264芯片容量为8192*8位/片6116芯片容量为2K*8位/片210*4位/片213*8位/片 211*8位/片e.g.1:一个16位字长的计算机，地址线为16位，则存储总 位数(容量)？216*16=64K*16位e.g.3:一台8位微机的地址总线为16条，其RAM存 储容量为32KB。首地址为4000H，且地址连续， 问可用的最高地址是多少

3、？解：RAM存储容量为32KB =215*8位8位数据线，RAM占15位地址线若首地址为0000H, 范围：0000H7FFFH(215=7FFFH)若首地址为4000H, 范围：4000H0BFFFH从存储器接到读/写的命令到完成读/写操作所用的时间， 也称为存储器存取时间。在纳秒(ns)到几十纳秒数量级。 存储器完成一次完整的存取操作所需的时间，即存储器 进行两次独立的操作(读/写)所需的时间间隔，也称存储 周期。 TM TA2、存取速度 影响计算机工作速度(1) 读/写时间TA(2) 读/写周期TM(3) 存取速度BM每秒从存储器读写信息的数量, 设W为存储器传送的数据 宽度(位或字节)

4、, 则BM=W/TA, 单位为位/秒或字节/秒。存储器内存 CPU内存外存 外存 ：硬盘、光盘、磁盘1、内存，也称主存(主存储器)，可以由CPU的地址线线 直接访问到的存储单元，以较快的速度进行读写操作 ，主要用来存放计算机当前运行所需的程序和数据。 2、外存，也称辅存(外存储器)，其工作速度较低，不 能直接与CPU进行数据交换，只有先将程序和数据送入 内存，才能被CPU处理。 三、存储器的分类l除采用磁、光原 理的辅存外，其 它存储器主要都 是采用半导体存 储器l本章介绍采用半 导体存储器及其 组成主存的方法CPUCACHE主存（内存）辅存（外存）一、半导体存储器的分类半导体 存储器只读存储

5、器（ROM）随机存取存储器 （RAM）静态RAM（SRAM）动态RAM（DRAM） 集成RAM掩膜式ROM可编程ROM（PROM） 可擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）3.2 半导体存储器的工作原理1. RAM特点：存放临时程序和数据，可读可写，速度快， 但掉电后信息丢失。(1) 静态RAM：集成度低，功耗大，不掉电信息不丢失；(2) 动态RAM：集成度高, 需外加刷新电路(每隔2ms对高电平电容重新充电)；(3) 集成RAM：属于动态RAM，刷新电路集成在芯片内，兼具静态、动态RAM特点。2. ROM特点：只能读取，不能随意改变，断电后，信息 不会丢失，用于存储

6、固定不变的程序和数据。(1) 掩膜ROM：存储的信息在制造过程中产生，此后 不可改变； (2) 可编程ROM：信息由用户用特殊手段写入，一经 写入不可改变； (3) 可擦除可编程ROM：信息由用户编程写入，并可 将信息擦除重写； (4) 电擦除可编程ROM：信息可多次写入，采用电擦 除法(+5V)，能在应用系统中在线改写。二、半导体存储器的基本组成地 址 寄 存地 址 译 码存储体控制电路AB数 据 寄 存读 写 电 路DBOE WE CS1. 存储器的结构 存储体l存储器芯片的主要部分，用来存储信息 地址译码电路l根据输入的地址编码来选中芯片内某个特定的 存储单元 片选和读写控制逻辑l选中存

7、储芯片，控制读写操作l12条地址线A11A0, 8条数据线D7D0存储容量：212*8bit=4KB, 4K个单元每个存储单元有相应地址，4KB容量的存储单元地 址为000H0FFFHl工作过程：A11A0送来的地址存入地址寄存器，经地址译码 器译码选中一个单元(eg. 001H:0000 0000 0001B)进 行读写操作，I/O控制电路接收CPU的读写信号 (CS*=0)当WE*=1时，001H的数据送I/O7I/O0WE*=0时，I/O7I/O0的数据送001H 存储体（存储矩阵） 片选和读写控制逻辑l片选端CS*或CE*l有效时，可以对该芯片进行读写操作l输出OE*l控制读操作。有效

8、时，芯片内数据输出l该控制端对应系统的读控制线l写WE*l控制写操作。有效时，数据进入芯片中l该控制端对应系统的写控制线三、半导体存储器的读/写操作 1.CPU发出读存储器命令时，主存储器顺序完成：CPU地址寄存器地址码地址译码器地址码相应行、列信号控制电路读命令读/写电路存储单元内容数据线数据线CPU内部指定部件信息2.CPU发出写存储器命令时，主存储器顺序完成：CPU地址寄存器地址码地址译码器地址码相应行、列信号CPU数据线某部件内容控制电路写命令读/写电路数据线上内容指定单元3.3 RAM的结构及其常用芯片 一、RAM的结构l基本存储单元是触发器电路l每个基本存储单元存储二进制数一位l许

9、多个基本存储单元形成行列存储矩阵二、常用RAM芯片lSRAM2114l存储容量为1K4l18个引脚：l10根地址线A9A0l4根数据线I/O4I/O1l片选CS*l读写WE*1234567891817 16151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDlSRAM6116l存储容量为2K8l24个引脚：l11根地址线A10A0l8根数据线I/O7I/O1l片选CE*l读写WE*l输出允许OE*+5V A8 A9 WE* OE* A10 CE* IO7 IO6 IO5 IO4 IO3A7 A6 A5 A4 A3 A2 A1

10、A0 IO0 IO1 IO2 GND1 2 3 4 5 6 7 8 9 10 11 1224 23 22 21 20 19 18 17 16 15 14 13lSRAM6264l存储容量为8K8l28个引脚：l13根地址线A12A0l8根数据线D7D0l片选CE1*、CE2l读写WE*、OE*+5V WE* CE2 A8 A9 A11 OE* A10 CE1* IO7 IO6 IO5 IO4 IO3NC A12 A7 A6 A5 A4 A3 A2 A1 A0 IO0 IO1 IO2 GND1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22

11、21 20 19 18 17 16 151. 掩膜ROM3.4 ROM的结构及其常用芯片一、ROM的结构A1A0W0W1W2W3001000010100100010110001W0=A1*A0* W1=A1*A0 W2=A1A0* W3=A1A0D3=W0+W2D2=W1+W3D1=W0+W2+W3 D0=W2+W3e.g. 若A1A0=10时，W2=1，则D3D2D1D0=1011连有二极管的位存“1”，没有二极管存“0”。 每位是否有二极管由厂家固定，用户无法修改。2. EPROMl顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息l一般使用专门的编程器（烧写器）进行编程l编程后，应该

12、贴上不透光封条l出厂未编程前，每个基本存储单元都是信息1l编程就是将某些单元写入信息0二、常用EPROM芯片lEPROM2716l存储容量为2K8l24个引脚：l11根地址线A10A0l8根数据线O7O0l片选/编程CE*(编程时 接50ms脉冲)l读写OE*l编程电压VPP(25V或 21V)24 23 22 21 20 19 18 17 16 15 14 13VCC A8 A9 VPP OE* A10 CE* O7 O6 O5 O4 O31 2 3 4 5 6 7 8 9 10 11 12A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND24 23 22 21 20

13、19 18 17 16 15 14 13l EPROM芯片2764l存储容量为8K8l28个引脚：l13根地址线A12A0l8根数据线O7O0l片选CE*l编程PGM*l读写OE*l编程电压VPPVpp A12 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GNDVcc PGM* 未用 A8 A9 A11 OE* A10 CE* O7 O6 O5 O4 O31 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 15EPROM芯片272561 2 3 4 5 6 7 8 9 10 11 1

14、2 13 141516171819202122232425262728Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图A14 A13 A12 A11 A10A9 A8A7 A6 A5 A4A3 A2A1A0CEOED7 D6 D5D4 D3 D2D1 D027256逻辑图3.5 存储器与CPU的连接连接原则：按照三总线结构进行连接。一、主存与CPU的连接过程：系统提出存储容量的要求选择存储器芯片与微机系统(地址总线: A19A0, 数据总线: D15D0, 控 制总线: R

15、D*, WR*, M/IO*)连接对存储单元地址进行分配二、存储容量的扩展(一片ROM、RAM不够时)存储容量=2n*m位=地址单元数*数据位数=字线*位线可进行数据宽度、字节数的扩充，扩充时涉及地址线、 数据线和控制线的连接。1. 片选信号的产生方法存储器芯片容量有限，存储器总容量需求很大，需要 多个存储芯片组合才能满足存储容量的需求，对存储 器的读/写需要片选信号。片选信号由高位地址线构成 ，产生方法有如下几种：线选法、全译码法、部分译 码法、混合译码法。(1) 线选法直接用地址线作为片选信号，每条地址线选一个 芯片，这种方法用在存储容量小，存储芯片也少 的小系统中。e.g. 存储容量为4

16、KB，每个芯片1KB，只要4个芯片 ，对应片内1KB的容量，只要10位就可完成对存储 单元的寻址。所以在20位地址线的系统(8086)中， 可利用高10位地址线中的任意4位产生片选信号，比 如选择A13A10，每条线连接一个芯片的片选端即可 。缺点: 整个存储器地址常常不连续；同一个单元可对应不同的地址，从而形成地址重叠。例如，上述例子中，A19A14这6条地址线没有用，所以当 A19A14为任何组合时，如果A13A0的值不变，其实对应了 同一个存储单元。(2) 全译码法l所有的系统地址线均参与对存储单元的译码寻址l包括低位地址线对芯片内各存储单元的译码寻址 （片内译码），高位地址线对存储芯片的译码寻 址（片选译码）l采用全译码，每个存储单元的地址都是唯一的， 不存在地址重复l译码电路可能比较复杂、连线也较多存储器 芯片译 码 器低位地址高位地址全 部 地 址片选信号e.g. P.57 图3-14 2732的存储容量为：4K*8bit。连接到8086系统时， 构成4K