《专用集成电路设计基础 复习》由会员分享，可在线阅读，更多相关《专用集成电路设计基础 复习（102页珍藏版）》请在金锄头文库上搜索。
1、专用集成电路设计基础 复习董刚 西安电子科技大学微电子学院 考试时间和地点日 期起始 时间年级课程 名称教师考试地点班级学号12 月 24 日晚上 19:00 - 20:30全校专用 集成 电路 设计 基础董刚A-211A-213A-218第二章 集成器件物理基础知识点： 2.1 电子 空穴 2.2 本征半导体 非本征半导体 多子 少子飘移电流 扩散电流 2.3 空间电荷区 势垒区 耗尽层 PN结的单向导电性 势垒电容扩散电容 器件模型 模型参数 2.4 双极晶体管的结构 直流放大原理 电流集边效应 特征频率外延晶体管 最高振荡频率 基区串联电阻晶体管模型 模型参数 2.6 MOS晶体管结构
2、工作原理 非饱和区和饱和区的特点 阈值电压 MOS晶体管与双极晶体管的特点比较 模型和模型参数 本征半导体的共价键结构束缚电子在绝对温度T=0K时，所有的价电子都被共价键 紧紧束缚在共价键中，不 会成为自由电子，因此本 征半导体的导电能力很弱 ，接近绝缘体。本征半导体化学成分纯净的半导体晶体。 制造半导体器件的半导体材料的纯度要达到99.9999999%，常 称为“九个9”。这一现象称为本征激发，也称热激发。当温度升高或受到光的照射时，束缚 电子能量增高，有的电子可以挣脱原 子核的束缚，而参 与导电，成为自由 电子。自由电子+4+4+4+4+4+4+4+4+4空穴自由电子产生的同时，在其原来的
3、共 价键中就出现了一个 空位，称为空穴。可见本征激发同时产生电子空穴对。外加能量越高（温度越高），产生的电子空 穴对越多。与本征激发相反的 现象复合在一定温度下，本征激 发和复合同时进行，达 到动态平衡。电子空穴 对的浓度一定。常温300K时：电子空穴对的浓度硅：锗：自由电子+4+4+4+4+4+4+4+4+4空穴电子空穴对自由电子 带负电荷 电子流+4+4+4+4+4+4+4+4+4自由电子E 总电流载流子空穴 带正电荷 空穴流本征半导体的导电性取决于外加能量：温度变化，导电性变化；光照变化，导电性变化。导电机制N型半导体多余电子磷原子硅原子多数载流子自由电子 少数载流子 空穴+N型半导体施
4、主离子自由电子电子空穴对在本征半导体中掺入三价杂质元素，如硼、镓等。空穴硼原子硅原子多数载流子 空穴 少数载流子自由电子P型半导体受主离子空穴电子空穴对P型半导体内电场E因多子浓度差形成内电场多子的扩散 空间电荷区 阻止多子扩散，促使少子漂移。PN结合空间电荷区多子扩散电流 少子漂移电流耗尽层PN结及其单向导电性1 . PN结的形成 动画演示少子飘移补充耗尽层失去的多子，耗尽层窄，E多子扩散又失去多子，耗尽层宽，E内电场E多子扩散电流 少子漂移电流耗尽层动态平衡： 扩散电流 漂移电流总电流0势垒 UO硅 0.5V 锗 0.1VPN结加正向电压时，具有较大的正向扩散电流，呈现低电阻， PN结导通
5、；PN结加反向电压时，具有很小的反向漂移电流，呈现高电阻， PN结截止。由此可以得出结论：PN结具有单向导电性。动画演示1 动画演示2PN结的电容效应当外加电压发生变化时，耗尽层的宽度要相应 地随之改变，即PN结中存储的电荷量要随之变化，就像电容充放电一样。(1) 势垒电容CB扩散电容CD当外加正向电压 不同时，PN结两 侧堆积的少子的 数量及浓度梯度 也不同，这就相 当电容的充放电 过程。电容效应在交流信号作用下才会明显表现出来极间电容（结电容）BJT的结构NPN型PNP型符号:三极管的结构特点: （1）发射区的掺杂浓度集电区掺杂浓度。 （2）基区要制造得很薄且浓度很低。-NNP 发射区集电
6、区基区发射结 集电结ecb发射极集电极基极-PPN 发射区集电区基区发射结 集电结ecb发射极集电极基极NPNNPN晶体管的电流输运晶体管的电流输运NPNNPN晶体管的电流转换晶体管的电流转换电子流电子流空穴流空穴流双极晶体管直流电流增益1 发射效率 2 基区输运系数 3 共基极直流电流增益 4 共射极直流电流增益 5 提高增益的途径影响晶体管直流特性的因素基区宽变效应随着Vce的增加，cb结耗尽层宽度 随之变宽，使晶体管有效基区宽 度Wb减小影响晶体管直流特性的因素大电流效应（3）基区横向压降导致的电流集边效应晶体管的频率特性双极晶体管交流小信号电流增益共基极交流小信号电流放大倍数共射极交流
7、小信号电流放大倍数晶体管的频率特性晶体管频率特性与晶体管结构参数的关系提高fT的途径：减小基区宽度；减小发射结和集电结面积；减小基区串连电阻；兼顾功率和频率特性的外延晶体管结构。晶体管的频率特性晶体管频率特性与晶体管结构参数的关系晶体管的频率特性特征频率与工作电流的关系在工作电流密度很大的情况下，晶体管内部会出现有效基区宽度 扩展效应，使有效汲取宽度变大，基区渡越时间增大，导致特征 频率下降。为了描述特征频率随电流增大而下降的现象，在晶体管模型中引 入模型参数ITF。体管的频率特性最高振荡频率为了表示晶体管具有功率放大作用的频率极限，使晶体管功率增 益下降为1的频率称为最高振荡频率。如果用晶体
8、管组成振荡器，降输出功率群不反馈到输入端，则能 维持振荡状态。若频率再高，则振荡难以维持。称之为最高振荡 频率。体管的频率特性基区串联电阻基极电流要横向通过很窄的基区通道。呈现一定的基区串连电阻 。基区串联电阻上产生横向压降，导致工作电流较大时电流增益的 下降。基区串联电阻过大引起最高振荡频率的下降。体管的频率特性减小基区串联电阻的方法将通常采用的单基极的晶体管结构改为双基极结构。增加发射极和基极的长度，同时减少其宽度和间距。提高基区参杂和增大基区宽度。器件结构N+N+P+P+PBSGD源极 漏极衬底极SiO2 绝缘层栅极P型硅衬底L沟道长度W沟道 宽度PP+N+N+SGDBVDS - + -
9、 + VGSq N沟道EMOS管工作原理栅衬之间相当 于以SiO2为介质 的平板电容器。 MOS管仅依靠一种载流子（多子）导电，故称单极型器件。 三极管中多子、少子同时参与导电，故称双极型器件。利用半导体表面的电场效应，通过栅源电压 VGS的变化，改变感生电荷的多少，从而改变感 生沟道的宽窄，控制漏极电流ID。MOSFET工作原理：数学模型：此时MOS管可看成阻值受VGS控制的线性电阻器：VDS很小MOS管工作在非饱区时，ID与VDS之间呈线性关系：其中：W、L为沟道的宽度和长度。 COX （= / OX）为单位面积的栅极电容量。注意：非饱和区相当于三极管的饱和区。 q 饱和区特点：ID只受V
10、GS控制，而与VDS近似无关，表现出类似三极管的正向受控作用。 ID/mAVDS /V0VDS = VGS VGS(th)VGS =5V3.5V4V4.5V沟道预夹断后对应的工作区。条件：VGS VGS(th) V DS VGSVGS(th)考虑到沟道长度调制效应，输出特性曲线随VDS的增加略有上翘。注意：饱和区（又称有源区）对应三极管的放大区。数学模型：若考虑沟道长度调制效应，则ID的修正方程： 工作在饱和区时，MOS管的正向受控作用，服从平方律关系式：其中： 称沟道长度调制系数，其值与l 有关。 通常 =( 0.005 0.03 )V-1q 截止区特点：相当于MOS管三个电极断开。 ID/
11、mAVDS /V0VDS = VGS VGS(th)VGS =5V3.5V4V4.5V沟道未形成时的工作区条件： VGS VGS(th) ID=0以下的工作区域。IG0，ID0q 击穿区 VDS增大到一定值时漏衬PN结雪崩击穿 ID剧增。 VDS沟道 l 对于l 较小的MOS管穿通击穿。第三章 集成电路制造工艺知识点： 3.1 平面工艺的基本概念 掺杂 补偿 平面工艺的NPN的工艺流程PN结隔离的双极IC工艺流程 两者的区别 3.2 选择性掺杂 氧化工艺的作用 3.3 扩散工艺的作用 方块电阻 结深 3.4 离子注入的特点 3.5 特征尺寸 3.7 外延生长在双极晶体管实现中的作用 3.8 金
12、属化互连系统 3.10 PN结隔离 介质隔离 MOS中场区寄生晶体管效应 3.12 CMOS集成电路的定义工艺 1 N阱生成（N阱氧化、N阱光刻、 N阱掺杂）2 有源区确定和场氧氧化（淀积氮化硅、场氧光刻、场氧 氧化）3 栅氧和硅栅的生成（栅氧生成、多晶硅淀积、多晶硅光刻） 4 生成平面工艺的基本原理集成电路技术的核心由于半导体器件和集成电路是由不同的N型和P型区域组合构成的，因此,以掺杂为手段，通过补偿作用形成不同类型半导体区域，是制造半导体器件的基础。而选择性掺杂则是集成电路制造技术的核心。下面是一个NPN晶体管剖面结构示意图。基本NPN晶体管工艺流程和版图1. 实现选择性掺杂的三道基本工
13、序2. 晶体管管芯制备的工艺流程3. 晶体管版图基本NPN晶体管工艺流程和版图1. 实现选择性掺杂的三道基本工序(1) 氧化Si+O2=SiO2基本NPN晶体管工艺流程和版图1. 实现选择性掺杂的三道基本工序(2) 光刻：与常规的洗像原理相同。基本NPN晶体管工艺流程和版图1. 实现选择性掺杂的三道基本工序(3) 扩散掺杂：扩散是一种常见的自然现象。在IC 生产中，扩散的同时进行氧化。基本NPN晶体管工艺流程和版图晶体管管芯制备的工艺流程PN结隔离工艺流程衬底硅片(P型) 外延生长N型硅 隔离氧化隔离光刻 隔离扩散PN结隔离双极IC工艺基本流程PN结隔离双极IC工艺基本流程PN结隔离双极IC工
14、艺基本流程衬底材料(P型硅)埋层氧化埋层光刻埋层掺杂(Sb)-外延 (N型硅)-隔离氧化隔离光刻隔离掺杂(B)基区氧化基区光刻基区掺杂(B)和发射区氧化发射区光刻发射区掺杂(P)和氧化引线孔光刻淀积金属化层反刻金属互连线合金化后工序 结论： PN结隔离双极IC基本工艺包括6次光刻，因此版图中包括6个层次。CMOS 反相器p+p+p+nn+n+n+p-type 衬底VddGndinout氧化工艺SiO2在集成电路中的作用：*对杂质扩散的掩蔽作用：可以实现选择性掺杂（ 平面工艺 的最核心内容）；SiO2需要一定厚度。*作为栅氧化层：厚度越来越小，几百。*作为钝化层：避免后工序可能带来的杂质沾污；
15、减弱环境 气氛对器件的影响。*作为互连层之间的绝缘介质：电阻率高达1016欧 姆厘米*作为IC中电容的介质氧化工艺 SiO2生长方法之热氧化： 原理：若氧化物质为O2： SiO2SiO2 若氧化物质为水汽： Si2H2OSiO22H2 氧气氧化： 干氧：氧气与Si在高温下(例如10001200) 直接反应；结构致密，干燥，生长速度慢。 湿氧：氧气经过已加热到95的高纯水，和水汽一起在高温下与硅反应；质量略差，生长速度快。真正工艺：干氧湿氧干氧光刻工艺光刻工艺的特征尺寸反映了光刻水平的高低，同时也是集成电路生产 线 水平的重要标志。通常直接用特征尺寸表征生产线的工艺水平。在设计集成电路版图时，必须考虑光刻工艺能刻蚀出的最细线条尺寸以及不同层次图形之间的套刻精度。“光刻”的基本原理是利用光敏的抗蚀涂层发生光化学反应，结合刻蚀方 法在各种薄膜上(如SiO2等绝缘膜和各种金属膜)制备出合乎要求的图形，以实现选择掺杂、形成金属电极和布线或表
