锁相环PLL原理与应用

《锁相环PLL原理与应用》由会员分享，可在线阅读，更多相关《锁相环PLL原理与应用（63页珍藏版）》请在金锄头文库上搜索。

1、锁相环PLL原理与应 用第一部分：锁相环基本原理一、锁相环基本组成二、鉴相器（PD）三、压控振荡器（VCO）四、环路滤波器（LPF）五、固有频率n和阻尼系数 的 物 理意义六、同步带和捕捉带第二部分：锁相环实验 实验一、PLL参数测试 一、压控灵敏度KO的测量 二、鉴相灵敏度Kd的测量 三、环路开环增益（KH）的测 量 四、同步带和捕捉带的测量 五、 n、的测量实验二、PLL应用实验 一、PLL频率合成器实验 二、PLL调频（FM）解调 三、锁相式双音多频信号（ DTMF）解码器 四、 PLL 数字调谐实验 五、设计5 / 6分频器 实验目的 通过上述实验，使大家对由 模拟电路、数字电路组成的

2、 硬件系统的设计、电路的搭 接、故障的分析判断、故障 的排除得到一次锻炼。 第一部分：锁相环基本原理（ P1） 一、锁相环基本组成 一个典型的锁相环（PLL）系统，是由鉴 相器（PD），压控荡器（VCO）和低通 滤波器（LPF）三个基本电路组成 Ud = Kd (io) UF = Ud F（s） 二鉴相器（PD） Ud = Kd * Kd 为鉴相灵敏度 三压控振荡器（VCO） （P2 ） o（t）= om + K0 UF（t） K0VCO控制特性曲线的斜率，常 称为VCO的控制灵敏度，或称压控灵 敏度。四、环路滤波器，这里仅 讨论无源比例积分滤波器 其传递函数为： 式中：1 = R1 C 2

3、= R2 C 当锁相环处于锁定状态时，鉴相器 （PD）的两输入端一定是两个频率 完全一样但有一定相位差的信号。 如果它们的频率不同，则在压控振 荡器（VCO）的输入端一定会产生 一个控制信号使压控振荡器的振荡 频率发生变化，最终使鉴相器（PD ）的两输入信号（一个是锁相环的 输入信号Vi, 一个是压控振荡器的输 出信号Vo）的频率完全一样，则环 路系统处于稳定状态。五、系统的固有频率n和阻尼 系数 的物理意义 （P3） 一个串联电路，当输入端加一 个阶跃电压时，输出端电压变化有三 种可能当锁相环的输入信号的相位有 一个阶跃跳变时，输出信号相 位的变化也有三种情况n、就是指欠阻尼振荡 时的振荡频

4、率和和阻尼系 数六、锁相环的同步和捕捉 同步状态：锁相环的输出频率（ 或VCO的频率）o能跟踪输入频 率i的工作状态，称为同步状态 （或锁定状态），在同步状态下 ，始终有o = i。这时如果用示 波器观察Vi与Vo,即使单路触发， 两个波形都是清晰稳定的。 同步带：在锁相环保持同步的 条件下，输入频率i的最大变 化范围，称为同步带宽，用 H 表示。超出此范围，环路 则失锁。捕捉带 失锁时，oi，如果从两个方 向设法改变i，使i向o靠拢， 进而使o =（io），当 o小到某一数值时，环路则从 失锁进入锁定状态。这个使PLL 经过频率牵引最终导致入锁的频 率范围称为捕捉带p。同步带H，捕捉带p 和

5、 VCO 中心频率o的 关系 实验原理及步骤 P（4） CD4046原理图 实验一、PLL参数测试（P5 ） 一、压控灵敏度KO的测量二、鉴相灵敏度Kd的测量。三、环路开环增益（KH）的 测量 当鉴相器比较两同相信号时，UF = 0， VC0振荡于fmin; 当鉴相器比较两反相信 号时，UF = VDD，VCO振荡于fmax 在理想情况下 KH = 2(fmax - fmin) 同步带的测量 调信号源（图11）频率约为 的中心频率。示波器分别测Ui和Uo ，并以Ui作为示波器的触发同步信号 ，频率计测Ui，这时示波器可显示两 个稳定的波形，即Ui和Uo是锁定的。 在一定范围内缓慢改变信号源频率

6、， 可看到两个波形的频率同时变化，且 都保持稳定清晰，这就是跟踪。 但当信号源频率远大于（高端）或远小于 （低端）的中心频率时，Ui波 形还保持稳定清晰，但Uo不能保持稳定清 晰，这就是失锁。记下刚出现失锁时的Ui 频率即高端频率fHH和低端频率fHL，则同 步带fH fHHfHL 。由于我们用 的是PD1，是异或门相鉴器，当Ui和Uo为 分数倍数关系时，也可能出现两个稳定的 波形，这种情况应认为是“失锁”。只有出 现两个同频的稳定波形时才认为是“锁定 捕捉带的测量 环路失锁后，缓慢改变信号源频 率， 从高端或低端向 的中心频率靠近，当信号源频率 分别为fH和fL时，环路又锁定 。则环路捕捉带

7、fP fPH fPL。n、的测量 P（8） 当信号源的频率突然改 变时（即对应Uj方波的 前后沿），UF都产生一 次阻尼振荡。从阻尼振 荡波形可测出A1、A2、 T，并由 A1、A2、T求 出PLL的n 和n、的实际测量波形实验二、PLL应用实验P（9 ） 当PLL处于锁定状 态时，PD两个输 入信号的频率一 定精确相等, 所以可得： f0 = N *fi fi为晶振标准信号 通过改变分频比N ，便可获得同样 精度的不同频率 信号输出 一、PLL频率合成器实验 1）1KHZ标准信号源用CMOS与非门和 4M晶体组成 4MHz振荡器。图 中Rf 使F1工作于 线性放大区。晶体 的等效电感，C1

8、、C2构成谐振回 路。C1 、C2可利 用器件的分布电容 不另接。F1、F2 、F3使用CD4069 。 测量 CD4518时序图 根据讲义后面的CD4518管脚图 ,测量并画 出Q1，Q2、Q3、Q4及 CP之间的相位关 系图 (时序图)(BCD码计数器) 4000分频器制作 根据上面测出的4518的波形图， 用二片CD4518（共4个计数器） 组成一个4000分频器，也就是一 个四分频器，三个十分频器 。 2）用一片CD4017作分频器组 成2-9KHZ频率合成器 （P10） 4017（十进制计数分配器）功能测试 29KHZ频率合成器 3）拨盘开关式1999KHZ 频率合成器 （P10 ）

9、 单片4522分频器 用三片4522组成1999HHZ 频率合成器 （P11）4）健盘置数式1999KHZ频 率合成器 （P12） 就是用数字健盘以及一些数字IC替代拨盘 开关组成1999KHZ频率合成器。最终 应做到：当顺序按键盘的任意三个健（如 5.9.2）时，则输出信号的频率就为 592KHz。置数部分的框图如图 号码脉冲发生器 根据HM9102D资料，请用HM9102D自己 设计一个号码脉冲发生器，要求： 1) VDD = 5V； 2) 断续比为1.5 ：1 3) 号码脉冲输出幅度为0到9V（注意： DP输出端是OC电路，上拉电阻取100K。 另外，为安全起见，输出和负载之间应串 一个

10、10K电阻 )开门脉冲和记数脉冲发生器 为了使后面的控制引导电路能正常工作， 还需一种开门脉冲。也就是每按一次键， 即每输出一列脉冲（不管这一列含有几个 号码脉冲）就要产生一个开门脉冲。同时 为了使后面的记数电路能正确记数，还应 保证“先开门后送计数脉冲”。也就是要求 开门脉冲要比送到计数器的号码脉冲超前 一点。所以开门脉冲和号码脉冲的时间关 系应如图 开门脉冲和号码脉冲HM9102D输出，作单 稳的CP 单稳2输出，开门脉冲 单稳1输出，号码脉冲控制引导电路及计数、置数 电路 PLL调频（FM）解调 （P15 ）锁相式双音多频信号（DTMF）解 码器 双音多频信号（DTMF） P（16） 低

11、频频群L （Hz） 高频频群H(Hz)120913361477697123770456852789941*0# 每个按纽各由H和L中的一个频率组成 锁相式双音多频信号（DTMF ）解码器 用5087构成双音多频信号（DTMF）发生 器 （P17）用LM567进行单一频率检测电 路（P18） 如567的中心频率(由5,6脚外围的R,C决定 )为fo , 当Vin中包含有fo成分时，则8脚输 出低电平，否则高电平 。 1组DTMF信号解码器（P18 ） 当输入信号同时包含两个频率(697,1209)时， 可输出或逻辑“0”。 6组DTMF信号 解码器（P19 ） （如用7个 LM567和12个或

12、非门则可解调12 组DTMF信号。 ） PLL 数字调谐实验（P20） 现代的接收机（如电视机、收 音机）大多采用超外差接收方 式。如要接收的信号的载波频 率为fC，则接收机要产生一个 本振信号，其频率fL=fC+fI，其 中fI为中频。 在模拟调谐方式中，本振信 号一般是由LC振荡回路产 生的。调谐（调台）时，一 般是用改变LC振荡回路中 电容的容量（如改变变容二 极管的反向偏压），来改变 本振信号的频率，从而达到 选台的目的 在数字调谐(频率合成)方式中 ，本振信号则是用锁相环的方 法来产生。即由晶振电路产生 频率高稳定的标准信号，再用 锁相环倍频的方法产生本振信 号，通过改变锁相环反馈回

13、路 分频比的方法来改变本振信号 频率， 就象前面实验中用一片 4046和三片4522以及1KHz 标准信号就可获得 1999KHz信号一样。要获 得某一准确的本振频率，只 要在4522的置数端置入相 应的数值（BCD码）即可。 所以数字调谐的关键就是解决如 何置数的问题。在这个实验中我 们是用键盘通过DTMF编解码的 方法来置数。最终应做到：如要 接收某一载波信号（如 fC=345KHz）,则只要在键盘上按 该载波的数值（即3，4，5三个 键），就可得到 fL=fC+fI=345+455=800 KHz的本 振信号。（这里中频fI为455 KHz ）。 最后信号发生器输出的载波 信号(345K

14、Hz正弦波)和本 振信号（4046的4脚输出的 800 KHz方波）经混频滤波 后应得到455 KHz的中频信 号（用示波器观察）。置数电路方框图 键盘和5087（或HM9102D）组 成DTMF编码电路。 MT8870是DTMF解码电路。当输 入某个DTMF编码信号（即按键 盘的某个键）时，8870的数据输 出端D01-D04就输出相应的二进 码，同时其15脚（CID）输出高 电平。即每按一次键，CID就输 出一个正脉冲可作为百、十、个 位选择电路的CP信号。 4017为百、十、个位选择 电路，作用是按第一次键时 ，8870的D01-D04输出的 BCD码应锁存到“百”位的锁 存器，二、三次

15、则分别为“ 十”、“个”位。 三片74LS175（或CD40175）分别为“百” 、“十”、“个”位锁存器。每片74LS175含 有4个D触发器（D1D4），分别对应 BCD码的1，2，4，8位。三片的D1端应 都接到MT 8870的D01输出端，D2、D3 、D4也类似。4017的“1”、“2”、“3”输出 端（即2、4、7脚）的输出信号分别作为 三片74LS175的CP信号。这样，当对 4017清零后，8870再顺序输出三个数字 （如：3，4，5），则相应的二进码（ 0011，0100，0101）就锁存在三片 74LS175的输出端。 三片74LS175的输出信号（如：3，4，5 ）输入到加法器（三片4560）A输入端， 和固定中频数值455（由B输入端输入） 相加后的和的数值（如：8，0，0）就作 为4522的置数信号。即这时锁相环输出的 是800KHz的方波，作为本振信号。 根据上述工作原理、方框图以 及附录1，自己设计、搭接具 体电路。要求当信号发生器输 出123KHz的正弦波（即Us） 时，如顺序按“1”、“2”、“3” 三键，则用示波器可看到 455KHz的中频信号UI，而且 要求“上电清零”。混频电路（MC1496）（ P21） 输入信号Us的幅度为15mV , 本振信号