超大规模集成电路分析与设计

《超大规模集成电路分析与设计》由会员分享，可在线阅读，更多相关《超大规模集成电路分析与设计（167页珍藏版）》请在金锄头文库上搜索。

1、超大规模集成电路分析与设计超大规模集成电路分析与设计 VLSI Analysis and DesignVLSI Analysis and Design主讲： 张冉 Email：教材（教材（I I）书名： 超大规模集成电路设计导 论出版社： 清华大学出版社作者： 蔡懿慈，周强 编著参考教材（参考教材（II II）CMOS超大规模集成电路设计（第3版）出版社：中国电力出版社作 者： 维斯特（美），哈里斯（美） 超大规模集成电路与系统导论出版社：电子工业出版社作 者： John P. Uyemura Verilog HDL入门（第3版） 出版社：北京航空航天大学出版社作 者：巴斯克（美）Modern

2、 VLSI Design: Systems on Chip（3rd Ed）出版社： 辞学出版社作 者： Wayne WolfISBN: 0-13-011076-0教学与考试安排教学与考试安排课程要求（1）掌握微结构、电路单元、模型、参数、CAD 过程（2）实际分析典型电路，加深设计“概念”的理 解教学时间安排第4-15周，每周2下午7-8节、周4上午3-4节成绩考核考试（70%）+课外作业（30%）课程介绍（课程介绍（I I）VLSI system 特点规模大（时序、控制复杂）、实体小（线条单元小）、速度快（频率）、 功耗小技术范围：集成电路、热学、静电学、拓扑学、系统控制、非线性电路等主要相

3、关技术：微电子半导体、电路与系统、计算机CADMOS结构为主体VLSI分析和设计与其他课程的区别VLSI课程是硅片上基于千万个微细晶体管结构组合的电路技术课 程电子技术课 PCB上的电路课程 总之，是解决模型、调试调试 、仿真、综综合的技术问题专业英语专业英语Very-large-scale-integration (VLSI) is defined as a technology that allows the construction and interconnection of large numbers (millions) of transistors on a single int

4、egrated circuit.Integrated Circuit is a collection of one or more gates fabricated on a single silicon chip.Wafer is a thin slice of semiconductor material on which semiconductor devices are made. Also called a slice or substrate.Chip is a small piece of semiconductor material upon which miniaturize

5、d electronic circuits can be built.Die is an individual circuit or subsystem that is one of several identical chips that are produced after dicing up a wafer.1.1 1.1 集成电路的发展集成电路的发展(1)(1)Moores Law （摩尔定律）“The number of transistors per chip would grow exponentially (double every 18 months)”. （ by Gord

6、on Moore, Intel 1965 ）1.1 1.1 集成电路的发展集成电路的发展(2)(2)集成度是集成电路发展水平的一个重要标志1.1 1.1 集成电路的发展集成电路的发展(3)(3)1997199920012003200620092012 最小线宽/mm0.250.180.150.130.100.070.05DRAM 容量256MB1GB未定4GB16GB64GB256GB每片晶体管数 /106112140762005201400芯片尺寸/mm2300340385430520620720频率/MHz750120014001600200025003000金属化层数66-7777-88

7、-99最低供电电压1.8-2.511.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6最大晶圆直径200mm300mm300mm300mm300mm450mm450mm特征尺寸(Feature size)：通常是指集成电路中半导体器件的最小尺度，如MOS晶 体管的栅极长度。通常用特征尺寸来衡量集成电路的制造工艺水平。特征尺寸越小 ，芯片的集成度越高、速度越快、性能越好。微米、亚微米、深亚微米、超深亚微 米。1.1 1.1 集成电路的发展集成电路的发展(4)(4)TechnologyNumber of gates/transistors per chipYearS

8、SI少于10060sMSI100-100070sLSI1000-10万80sVLSI10-1000万90sULSI1000万以上2000The advances in the integration techniques can be attributed directly to : (1) Advances in photolithography techniques (光刻技术) (2) New designs of semiconductor devices (3) Newer methods of metallization （Cu） (4) Newer materials (低K介电

9、材料，SOI)1.1 1.1 集成电路的发展集成电路的发展(5)(5)System On a Chip (SOC) 片上系统发展方向 在发展微细加工技术的基 础上，开发超高速、超高 集成度的电路； 利用已达到的或成熟的工 艺技术、设计技术、封装 技术和测试技术等开发各 种专用集成电路1.21.2集成电路设计的发展（集成电路设计的发展（1 1）初级集成电路硬件设计时期（60-70s ）组成元件：各种逻辑门、触发器、计数器、寄存器和编码器 等集成度：SSI/MSI 集成电路的软件编程设计时期（70- 80s）组成元件：Processor、RAM、ROM、I/O集成度： LSI ASIC和系统集成设

10、计时期（80-90s）集成度： LSI1.21.2集成电路设计的发展（集成电路设计的发展（2 2）EDA技术的发展经历第一代IC CAD系统软件：SPICE；设计技术特点：电路模拟和版图的设计验证第二代IC CAD系统技术特点：（1）以原理图为基础的EDA系统，以仿真和自动布局布线为核心（2）自动综合器使被动的对设计结果的分析验证转为主动去选 择一个最佳的设 计结果。第三代IC CAD系统技术特点：（1）在用户与设计者之间开发了一种虚拟环境。（2）各种硬件描述语言的出现（VHDL、Verilog HDL等）（3）高级抽象的设计构思手段（框图、状态图和流程图）1.21.2集成电路设计的发展（集成

11、电路设计的发展（3 3）EDA技术的发展方向更广（产品种类越来越多）更快（设计周期越来越快）更精（设计尺寸越来越精细）更准（一次成功率越来越高）更强（工艺适用性和设计自动化程度越来越高）EDA技术面临的挑战 缩小尺寸、增加集成度、提高性能、和降低功耗 在深亚微米和超深亚微米工艺中， EDA技术主要面 对互连线模型和分析互连线布线对延时的影响成为1.31.3 VLSI VLSI设计的要求设计的要求集成电路产业路线设计周期要求 设计成本要求 设计正确性及性能要求 设计过程集成化要求 VLSI设计可测试性要求市场设计制造应用1.41.4 VLSI VLSI的的设计方法（设计方法（1 1）集成电路的生

12、产过程分为 ：设计和制造1.系统规范化说明2.寄存器传输级设计3.逻辑设计4.电路设计5.物理设计6.设计验证系统描述行为级仿真寄存器传输级设计综合半途设计及验证物理设计及优化电路设计及分析测试生成门级综合仿真芯片制造前端设计后端设计1.41.4 VLSI VLSI的的设计方法（设计方法（2 2）层次式的设计方法行为域：功能具体化结构域：完成电路的具体结构几何域：将电路转换成物理的版图1.41.4 VLSI VLSI的的设计方法（设计方法（3 3）自顶向下的设计方法行为级设计算法描述寄存器传输级门级电路级版图级（物理级）2. CMOS2. CMOS集成电路制造技术集成电路制造技术2.1 半导体

13、材料-硅（Silicon）集成电路制造中最常用的一种材料，本征状态下是一种半导体 材料。硅片的制备(西门子工艺：冶金级 SGS )1. SiC（s）+ SiO2(s) Si(l) + SiO(g) + CO(g)2. Si(s) + 3HCl(g) SiHCl3(g) + H2(g) + 加热3. 2SiHCl3(g) + 2H2(g) 2Si(s) + 6HCl(g)SGS：Semiconductor-grade Silicon 半导体级硅2.2 2.2 硅片的制备硅片的制备 （1 1）Czochralski（CZ）法制备单 晶硅2.2 2.2 硅片的制备硅片的制备 （2 2）掺杂(Acce

14、ptor and Donor)杂质材料 类型1019 (重掺杂 ） 五价nn-n-nn+ 三价pp-p-pp+Equilibrium segregation coefficient K0= Cs/Cl2.2 2.2 硅片的制备硅片的制备 （3 3）Float zone silicon (FZ) 区熔法特点：Si纯度高且含氧量低2.2 2.2 硅片的制备硅片的制备 （4 4）硅片制备的基本工艺步骤晶体生长包装抛光切片整形刻蚀检查清洗磨片倒角2.2 2.2 硅片的制备硅片的制备 （5 5）整形处理对于200mm及以上的硅片目前采用定位槽代替定位边2.2 2.2 硅片的制备硅片的制备 （6 6）硅片

15、质量检测物理尺寸平整度微粗糙度晶体缺陷颗粒体电阻2.2 2.2 硅片的制备硅片的制备 （7 7）超净间（Cleanroom）一个净化过的空间，它以超净空 气把芯片制造与外界的沾污隔离开 来。级别0.1m0.2m0.3m0.5m5m13.50107.703.001.00103.501027.50103.00101.00101007.501023.001021.0010210001.001037.0010，0001.001047.0010100，0001.001057.001022.2 2.2 硅片的制备硅片的制备 （8 8）沾污污：半导体制造过程中引入半导体硅片的任何危害芯 片成品率及电化学性能的的不希望有的物质。污污染：颗粒、金属杂质、有机物沾污、自然氧化层、静 电释放（ESD）2.32.3 集成电路工艺概况（集成电路工艺概况（1 1）VLSI制造工艺分类：a)薄膜制作（Layer）b)刻印（Pattern）c)刻蚀（Etching）d)掺杂（Doping）制造厂中分类：扩散（氧化、膜沉积和掺杂）、光刻、刻蚀、薄膜、 离子注入和抛光2.32.3 集成电路工艺概况（集成电路工艺概况（2 2）扩散区：进行高温工艺及薄膜沉积的区域。主要设 备包括高温扩散炉和湿法清洗设备。完成包括氧化 、扩散、沉积、退火等工艺。2.32.3 集成电路工艺概况（集成电路工艺概况（3 3）