铜陵学院数字电子技术时序逻辑电路

《铜陵学院数字电子技术时序逻辑电路》由会员分享，可在线阅读，更多相关《铜陵学院数字电子技术时序逻辑电路（140页珍藏版）》请在金锄头文库上搜索。

1、第6章 时序逻辑电路6.1 时序逻辑电路概述6.2 时序逻辑电路的分析6.3 同步时序逻辑电路的设计6.4 计数器6.5 寄存器6.6 顺序脉冲发生器6.7 序列信号发生器6.1 时序逻辑电路概述6.1.1 时序逻辑电路特点6.1.2 时序逻辑电路分类6.1.3 时序电路逻辑功能表示方法6.1.1 时序逻辑电路特点组合逻 辑电路时序逻 辑电路逻辑电路组合逻辑电路的输出只 与当时的输入有关，而 与电路以前的状态无关时序逻辑电路在任何时刻 电路产生的稳定输出信号 不仅与该时刻电路的输入 信号有关，而且还与电路 过去的状态有关特点特点串行加法器时序逻辑电路结构输出方程驱动方程时序逻辑电 路表达式状态

2、方程6.1.2 时序逻辑电路分类同步时序电路异步时序电路分类根据输出信 号的特点米利（Mealy）型穆尔（Moore）型6.1.3 时序电路逻辑功能表示方法（1）状态表状态表：在时序电路中状态转换关系用表格方式表示例6-1：用状态表来表示图6-3所示米利型时序电路图6-3所示米利型时序电路状态表例6-2：用状态表来表示图6-4所示穆尔型时序电路图6-4所示穆尔型时序电路状态表（2）状态图状态图：在在时序逻辑电路中状态转换关系用图形方式表示6.2 时序逻辑电路的分析6.2.1 同步时序逻辑电路分析6.2.2 异步时序逻辑电路分析同步时序电路分析的一般步骤： 从给定的逻辑电路图中写出各触发器的驱动

3、方程 将驱动方程代入相应触发器的特性方程，得到各触发器的 状态方程（又称为次态方程），从而得到由这些状态方程 组成的整个时序电路的状态方程组 根据逻辑电路图写出输出方程 根据状态方程、输出方程列出电路的状态表，画出状态图 对电路可用文字概括其功能，也可做出时序图或波形图6.2.1 同步时序逻辑电路分析例6-3：分析如图6-8所示时序逻辑电路解 ：（1）由给定电路图写出驱动方程驱动方程：（2）将驱动方程代入相应触发器的特性方程，求 各触发器的状态方程（3）根据逻辑电 路图写出输出方程为（4）为便于画出电路的状态图，由状态方程和输出方程列出状态表，如表6-3所示 根据表6-3可以画出对应的状态图

4、， 如图6-9所示表6-3（5）得出电路的时序波形如图6-10所示例6-4：时序电路如图6-11所示，试分析其功能解 ：驱动方程：状态方程：表6-4 例6-4电路的状态表：其时序波形如图6-13所示6.2.2 异步时序逻辑电路分析例6-5：已知异步时序电路的逻辑图如图6-14所示，试分析其功能解 ：驱动方程：状态方程：表6-5 例6-5电路的状态表：6.3 同步时序逻辑电路的设计6.3.1 建立原始状态表6.3.2 状态表的化简6.3.3 状态分配6.3.4 求驱动方程和输出方程（1）根据逻辑问题的文字描述，建立原始状态表。进行这一步时，可借助原始状态图，再构成原始状态表 （2）采用状态化简方

5、法，将原始状态表化为最简状态表 （3）在得到简化的状态图后，要对每一个状态指定1组二进制代码，称为状态分配（或状态编码） （4）选定触发器类型。根据编码后的状态表及触发器的特性方程，求得电路的输出方程和各触发器的驱动方程 （5）根据驱动方程和输出方程画出所要求的逻辑图 （6）检查电路能否自启动，如不能自启动，则需采取措施加以解决同步时序电路设计步骤：根据文字描述的设计要求，先假定一个初始状态，从初始状态开始，每加入一个输入，就可以确定一个次态（该次态可能是现态本身，也可以是另一个状态，或者是新增加的一个状态）和输出。这个过程一直到每个现态向其次态的转换都已经考虑，并且不再增加新的状态为止。画原

6、始状态图的一般过程：6.3.1 建立原始状态表例6-6：试列出一个5进制的加1和加2计数器的状态表解 ：对于5进制计数器应有5个独立状态，用S0S4分别表示十进制数的04。计数器既可加1计数，又可加2计数，故要设置控制信号x。设x=0时，做加1计数；x=1时，做加2计数。y为输出，表示计满5个脉冲。由此，可以直接画出图6-17所示的状态图及表6-6所示的状态表。表6-6 例6-6的状态表例6-7 ：设计一个串行数据检测器，该电路具有一个输 入端x和一个输出端y。输入为一连串随机信号，当出现 连续3个或3个以上的1时，输出为1，其它输入情况输 出为0。例如 输入序列 1 0 1 1 0 0 1

7、1 1 0 1 1 1 1 0 输出序列 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0解 ：设电路在没有输入1以前的初始状态为A，当第一次输入1时，电路由状态A转入状态B，输出0；连续输入两个1时，电路由状态B转入C，并输出0；第三个信号继续输入1时，电路由状态C转入D，并输出1；此后若电路继续输入1，电路仍停留在状态D，并输出1。当输入一个0时，不管当前电路处于何种状态，电路都将回到初始状态A，电路重新记录连续输入1的个数。根据上面的分析可得检测器的原始状态图如图6- 18所示和状态表如表6-7所示。表6-7 例6-7的状态表6.3.2 状态表的化简完全定义机（或完全描 述时序

8、机）状态表另一种是不完全定义机（或 不完全描述时序机）状态表状态表分类一、完全定义机状态表的化简（1）等价的概念等价状态：设qa和qb是时序电路状态表的两个状态，如果 从qa和qb开始，任何加到时序电路上的输入序列均产生相 同的输出序列，则称状态qa和qb是等价状态或等价状态对 ，并记为（qa, qb）或qa, qb。等价状态可以合并。 等价状态的传递性：若状态qa和qb等价，状态qb和qc等价 ，则状态qa和qc也等价，记为 。 等价类：彼此等价状态集合，称为等价类。如若有（qa, qb）和（qb, qc），则有等价类（qa, qb, qc）。最大等价类：若一个等价类不是任何别的等价类的子集

9、， 则此等价类称为最大等价类。根据上述定义，可以把两个状态合并为一个状态的条件 归纳为两点： 第一：在各种输入取值下，它们的输出完全相同。 第二：在满足第一个条件的前提下，它们的次态满足下 列情况之一，即 两个次态完全相同； 两个次态为其现态本身或交错； 两个次态的某一后继状态可以合并； 两个次态为状态对循环中的一个状态对。 上述两个条件必须同时满足，而第一个条件是状态合并 的必要条件。（2）化简方法隐含表法隐含表法又称为表格法，它是一种有规律的方法 。它的基本思想是：首先对原始状态表中的所有状态都 进行两两比较，找出等价对；然后利用等价状态的传递 性，得到等价类，最大等价类；最后建立最小化状

10、态表 。 画隐含表。 顺序比较。 关联比较。 找最大等价类，作最简状态表。注意：不与其它任何状态等价的单个状态也是一个最大等价类。例6-8 ：化简表6-8所给出的原始状态表。解 ：表6-8 例6-8的原始状态表 画隐含表，如图6-20所示 。 顺序比较。 关联比较，隐含表中考察状态对AB，若要AB 等价，就需要BC等价。但隐含表中BC不等价， 因此AB也不等价。同理，BD也不等价，即 列最大等价类。由关联比较结果，可得最大 等价类为（A, D）, (B), (C)。 令 ，得最简状态表如表6-9 所示。表6-9 例6-8的最简状态表例6-9 ：化简表6-10所给出的原始状态表表6-10 例6-

11、9的原始状态表解 ： 画隐含表，如图6-21所示。 顺序比较。 关联比较。分析结果用图6-22（a）所示的连锁 关系来表示。 找最大等价类，作最简状态表。由隐含表查得 等价对为(A, F), (B, C), (B, H), (C, H) 根据等价状态的传递性，得最大等价类 (A, F), (B, C, H), (D), (E), (G)，得最简状态表如表 6-11所示。表6-11 例6-9的最简状态表二、不完全定义机状态表的化简（1）相容的概念相容状态：设A和B是时序电路状态表中的两个状态，如 果从A和B开始，任何加到时序电路上的有效输入序列均 产生相同的输出序列（除不确定的那些位外），则状态

12、A 和B是相容的，记作（A，B）。相容状态可合并。 注意：相容没有传递性。例如状态A和B相容，状态B和C 相容，则状态A不一定和C相容。 相容类：所有状态之间都是两两相容的状态集合。 最大相容类：若一个相容类不是其他任何相容类的子集时 ，则称此相容类为最大相容类。（2）化简方法找相容状态对 画隐含表，找相容状态对。 画合并图，找最大相容类。 作最简状态表。从上一步求得的最大相容类（或相 容类）中选出一组能覆盖原始状态表全部状态的个数最 少的相容类，这一组相容类必须满足如下三个条件： 覆盖性、最小性、闭合性。 同时具有覆盖、最小、闭合3个条件的相容类集合，就 组成了最简状态表。例6-10 ：化简

13、表6-12所列的原始状态表表6-12 例6-10的原始状态表 画隐含表，找相容状态对。隐含表如图6- 23所示。由隐含表可得相容类有（q1,q2） ,(q1,q3), (q1,q4), (q1,q5), (q2,q3), (q3,q4), (q4,q5) 画合并图，找最大相容类。状态合并图如 图6-24所示，由合并图可找出最大相容类有 (q1,q2,q3), (q1,q3,q4), (q1,q4,q5) 作最简状态表。根据所得的最大相容类和 原始状态表（表6-12）作覆盖闭合表，如表 6-13所列。解 ：表6-13 覆盖闭合表一相容状态集覆 盖闭 合q1q2q3q4q5x=0x=1q1q2q3

14、q1q2q3q4q5q1q2q1q3q4q1q3q4q3q4q1q2q3q1q4q5q1q4q5q3q4q1q2q3表6-14 覆盖闭合表二相容状态集覆 盖闭 合q1q2q3q4q5x=0x=1q1q2q3q1q2q3q4q5q1q2q1q3q4q1q3q4q3q4q1q2q3q4q5q4q5q3q2q3表6-15 覆盖闭合表三相容状态集 覆 盖闭 合q1q2q3q4q5x=0x=1q1q2q3q1q2q3q4q5q1q2q4q5q4q5q3q2q3表6-16 最简状态表xQ01/0/d/1/d6.3.3 状态分配所谓状态分配，就是给最简状态表中的每个符号所 表示的状态，指定一个二进制代码，形

15、成二进制状态表 。一般情况下，采用的状态编码方案不同，所得到的输 出方程和驱动方程也不同，从而设计出来的电路复杂程 度也不同。因此，状态分配的主要任务是： （1）根据最简状态表给定的状态数，确定所需触发器 的数目； （2）寻找一种最佳的或接近最佳的状态分配方案，使 所设计的时序电路最简单。状态分配原则如下：（1）在相同输入条件下，次态相同，现态应给于相邻 编码。（2）在不同输入条件下，同一现态，次态应相邻编码 。（3）输出完全相同，两个现态应相邻编码。例6-11 ：对表6-17所示的最简状态表进行状态分配表6-17 例6-11状态表Qx01AC/0D/0BC/0A/0CB/0D/0DA/1B/

16、1解：状态表中共有4个状态，选用两个触发器Q1和Q0。 根据状态分配原则（1）：AB，AC应相邻编码； 根据原则（2）：CD，AC，BD，AB应相邻编码； 根据原则（3）：AB，AC，BC应相邻编码。 综合上述要求，AB，AC应给予相邻编码，这是3条原则 都要求的。用卡诺图表示上述相邻要求的状态分配方案 ，如图6-25所示。由该图可得状态编码为：A=00， B=01，C=10，D=11，将上述编码代入表6-17的最简状 态表，就得到表6-18所示的二进制状态表。当然，上述 分配方案不是唯一的。表6-18 例6-11的二进制状态表Q1Q0 x010010/011/00110/000/01001/011/01100/101/16.3.4 求驱动方程和输出方程步骤： （1）根据二进制状态表（或状态图）写出电路的次态 方程和输出方程。 （2）根据选定的触发器类型，转换电路次态方程，将 其转换成与选定触发器特性方程相同的形式。 （3）将转换后的电路