《电工电子技术》门电路及组合逻辑电路

《《电工电子技术》门电路及组合逻辑电路》由会员分享，可在线阅读，更多相关《《电工电子技术》门电路及组合逻辑电路（63页珍藏版）》请在金锄头文库上搜索。

1、第10章 门电路及组合逻辑电路 n10.1逻辑代数及应用 n10.2 基本门电路 n10.3 复合门电路 n10.4 TTL集成门电路 n10.5* CMOS门电路n10.6 组合逻辑电路n10.7 常用的逻辑器件10.1 逻辑代数及应用10.1.1 数制及其转换 1. 数制的基本概念 数码：指的是数制中用来表示基本数值大小的一组固定 的符号。例如，十进制有十个数码，分别是1，2，3，4，5 ，6，7，8，9，0。基数：指的是进位的标志，其值等于数制所使用数码的 个数。二进制的基数为2；十进制的基数为10。位权：指的是数制中某一位上的1所表示数值的大小（ 所处位置的权重）。例如，十进制数168

2、，1的位权是100， 6的位权是10，8的位权是1。 2. 常用的数制 （1） 十进制。 （2） 二进制。（3） 十六进制和八进制。 3. 常用数制之间的转换 整数时，二进制数转十进制数的公式为 （1） 十进制与二进制之间的转换。 = 整数时，十进制数转换成二进制数，公式为第二种情况小数时，二进制与十进制之间的转换：（1）小数时，二进制数转十进制数的公式为=（2）小数时，十进制数转换成二进制数，公式为第二种情况即有整数又有小数时，二进制与十进 制之间的转换。方法是分开分别计算，然后进行相加运算。10.1.2 逻辑代数的运算法则1. 基本逻辑运算在逻辑运算中有三种基本运算法则，即逻辑“与”（也可

3、 称逻辑“乘”）、逻辑“或”（也可称逻辑“加”）和逻辑“非”（也 可称逻辑“反”）三种运算。 2. 逻辑代数的基本定律详见表10.1 逻辑代数的基本定律。3. 逻辑代数的基本规则（1） 代入规则。（2） 反演规则。（3） 对偶规则。10.1.3 逻辑函数的化简最简逻辑函数的两个特点： （1）函数中的与项（即乘积项）的个数最少；（2）每个乘积项中的变量个数最少。逻辑函数的化简一般有两种方法：一种是代数化简法，运用逻辑函数的基本规则进 行化简，其优点是基于现有的逻辑表达式进行化简， 其缺点是有时很难判断是否是最简逻辑表达式；另一种是卡诺图化简法。代数化简法中常用的方法有：（1）吸收法。运用吸收律

4、消除多余的项。 （2） 并项法。利用公式 ，消除当中的一些变量。 （3）消去法。运用吸收律 消除多余的项。 （4） 配项法。因为 ，可在逻辑函数的某些项中，增加必 要的乘积项，再利用上述几种方法进行化简。 10.2 基本门电路10.2.1 与门电路与门电路的电路符号如右图所示。 10.2.2 或门电路或门电路的逻辑符号如右图所示。 10.2.3 非门电路非门电路的逻辑符号如右图所示。 10.3 复合门电路这三种电路组合起来才能完成一定的功能，它们组合起来 的电路称为复合门电路 。10.3.1 与非门电路 与非门电路的应用与非电路符号为：与非门电路的真值表： A B0 00 11 01 11 1

5、 1 010.3.2 或非门电门电 路 电路符号 ：或非门的真值表： A B0 00 11 01 11 0 0 010.3.3 与或非门电门电 路 与或非门的电路符号与或非门电路的表达式为与或非门电路的真值表 。A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 1 0 1 0 0 010.4 TTL集成门电路 10.4.1 TTL典型集成门电路TTL与非门电路 （1）TTL与非门的电路图 。1.电路结构和工作原理（2）TTL与非门电路的逻辑符号。 （3）工作原理，详见书本。 2. TTL与非门电路的技术参数 。（1）输出高电平（2）输出低电平 （

6、3）开门电平 （4）关门电平 （5）扇入系数 （6）扇出系数 （7）输入短路电流 （8）高电平输入电流 （9）平均传输延迟时间 （10）空载功耗 3. TTL与非门集成电路芯片 (a) 7400芯片(b) 7420芯片 10.4.2 TTL集电极开路门(OC门)TTL OC门电路和电路符号10.5* CMOS门电路TTL逻辑门电路在实际应用中存在电路的功耗大， 线路复杂，集成度受到一定限制等不足之处。CMOS门 电路是在TTL门电路问世后，开发出来的又一种广泛应 用的数字集成器件，由于所用材料和生产工艺的改进， CMOS门电路与TTL门电路相比，其功耗、抗干扰能力和 集成程度度远优于TTL，且

7、工作速度也较快，CMOS门电 路有可能超越TTL门电路而成为占主导地位的电子逻辑 器件。 10.5.1 CMOS非门电路CMOS非门电路10.5.2CMOS与非门电路CMOS与非门电路10.6 组合逻辑电路多个门电路放在一起完成一定功能而形成的电路，称为 组合电路。首先我们应该掌握一定的方法，分析组合逻辑电 路的能力。再者，我们还得有一定的设计组合逻辑电路的能 力。 1. 组合逻辑电路分析的步骤（1）由组合电路的逻辑图写出组合电路各输出端的逻辑表 达式；（2）运用代数法或卡诺图法化简和变换逻辑表达式；（3）写出各输出端的真值表；（4）根据逻辑表达式和真值表对组合逻辑电路进行分析，最 后确定其功

8、能。10.6.1组合逻辑电路的分析2. 组合逻辑电路分析举例例题10.6.1 步骤一，写出输出端Y的逻辑表达式为步骤二，化简，由于上式已经是符合分析的要求了， 所以不需要再化简了；步骤三，根据输出端逻辑表达式，写出真值表。 A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 0 1 0 0 1步骤四，分析真值表后，可发现当输入端A、B、C三个 输入变量中，1的取值有奇数个时，输出端Y输出为1，反之 ，输出端Y输出为0。从真值表分析后可知，该电路可以用 来检查3位二进制码的奇偶性，即输入的二进制码含有奇数 个1时，其输出信号为有效信号，所以此电路

9、又称为可校验 电路。10.6.2 组合逻辑电路的设计1. 组合逻辑电路设计的步骤（1）分析给定的逻辑功能，列出相应的真值表；（2）根据真值表写出相应的逻辑表达式，并进行化简；（3）根据化简后的逻辑表达式，画出逻辑电路图。2. 组合逻辑电路设计举例例题10.6.3 设计一个三人表决器，实现“少数服从多数” 的原则。步骤一，分析给定的逻辑功能，列出相应的真值表：A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 100010111步骤二，根据真值表写出相应的逻辑表达式，并进行化简；步骤三，根据化简后的逻辑表达式，画出逻辑电路图 10.7 常用

10、的逻辑器件10.7.1 数据选择器1.数据选择器的定义和功能数据选择器又称多路选择器或多路开关。它是一个多输入、单输出的逻辑器件。 数据选择器示意图 2.数据选择器的逻辑电路和真值逻辑表达式为 真值表 ：A Y0 1 I0I13.其他数据选择器Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3 （1）四选一数据选择器。芯片74LS153（国产T1153-T4153)双4选1数据选择器。（2）八选一数据选择器。74LS151是八选一集成数据选择器，他的管脚图如图 10.7.2 编码器能够将某一信息（输入）变换成为某一特定代码（输出 ）的逻辑电路称为编码器。如8421码编码器、

11、二进制编码 器、雷格码编码器等。1.二进制编码器（1） 4线2线二进制编码器的工作原理。其示意图如下图所示。（2） 4线2线二进制编码器的应用例如，某一抢答现场，要将4个抢答器的输出信号编为二 进制代码进行控制，设计一个简单的电路实现此功能。 2. 二十进制编码器二十进制编码（英文简称为BCD）码，就是指用二进 制编码来表示十进制中的0,1，2,3，4,5，6,7，8,9十个数码 。由于三个二进制码只有八种状态，4个二进制码有16个状 态，要表示十进制中的十个数码至少需要10种状态，所以至 少需要4个二进制码来表示十进制编码。从四位二进制中的 16种状态中选择十种状态有不同的选择方法，其中比较

12、常见 的是“8421 BCD码”。 8421 B C D 码0000000100100011010001010110011110001001十进 制 数01234567898421 BCD编码器常 用芯片74LS147 管脚分配图 ：10.7.3 译码器译码器可以理解为是编码器的逆过程，即将某个二进制代 码翻译成相应的控制信号，实现一定的功能。实现译码操作的 电路称为译码器。 1.二进制译码器2线-4线译码器电路逻辑图2.二 - 十进制译码器二-十进制译码器常用芯片74LS42管脚分配图。 10.7.4 数码显示器七段式数字显示器，它由七根发光的笔划组成，不同的 发光段组合可显示09等数字及其它信息。 译码器可采用CT74LS247七段显示译码器芯片，它输 出高电平有效，可以驱动共阴极显示器 。CT74LS247脉冲计数电路接线图 10.7.5 加法器1.半加器半加器的输入端不考虑进位，只考虑两个加数的加法器。 2.全加法器半加器只有两个输入端，而全加法器的输入端有三个 ，被加数、加数和进位。 全加器逻辑电路