浮点数运算与加法器

《浮点数运算与加法器》由会员分享，可在线阅读，更多相关《浮点数运算与加法器（75页珍藏版）》请在金锄头文库上搜索。

1、本节目标本节主要学习以下内容：加法器与进位链ALU的组成浮点数的加减法运算法则浮点数的乘除法运算法则 理解浮点数乘、除法的基本运算方法，了 解算术逻辑运算单元ALU和加法器与进位链 电路的基本组成 3.4 加法器和ALU3.4.1 加法器与进位链电路 1加法器计算机中最基本的运算部件是加法器，通常 ，加法器和其他必要的逻辑电路组合在一起，可 以在计算机中进行一些基本运算。 （1）全加器基本的加法单元称为全加器。它要求 三个输入量：操作数Ai和Bi、低位传来的进 位Ci-1，并产生两个输出量：本位和Si、向 高位的进位Ci。 3.4 加法器和ALU一位全加器真值表SiAiBiCi-1CiAiBi

2、(Ai Bi)Ci-13.4 加法器和ALU3.4 加法器和ALU（2）串行加法器和并行加法器加法器可分为串行加法器和并行加法器。 在串行加法器中，只有一个全加器，数据逐位串 行送入加法器进行运算，如果操作数长n位，加法 就要分n次进行，串行加法器具有器件少、成本低 的优点，但运算速度太慢。并行加法器由多个全加器组成，其位数的 多少取决于机器的字长，数据的各位同时运算。 但存在一个加法的最长运算时间问题。这是因为 虽然操作数的各位是同时提供的，但低位运算所 产生的进位会影响高位的运算结果。3.4 加法器和ALU2.进位链电路 并行加法器中的每一个全加器都有一 个从低位送来的进位和一个传送给较高

3、位的 进位。我们将各位之间传递进位信号的逻辑 线路连接起来构成的进位网络称为进位链。由全加器的逻辑表达式可知：SiAiBiCi-1CiAiBi(Ai Bi)Ci-1PiGi3.4 加法器和ALU (1)串行进位链电路 把n个全加器串接起来，就可以进行两个n位 数的相加。这种加法器称为串行进位的并行加法 器。串行进位又称行波进位，每一级进位直接依 赖于前一级的进位，即进位信号是逐级形成的。3.4 加法器和ALU(2)并行进位链电路 把n个全加器串接起来，就可以进行两个n位数的相 加。这种加法器称为串行进位的并行加法器。串行进位又 称行波进位，每一级进位直接依赖于前一级的进位，即进 位信号是逐级形

4、成的。并行进位链是指并行加法器中的进位信号是同时产 生的，又称先行进位、同时进位、跳跃进位等，其特点是 各级进位信号同时形成。 单级先行进位方式C0=G0+P0C-1 C1=G1+P1C0= G1+ P1G0+ P1P0C-1 C2=G2+P2C1= G2+ P2G1+ P2P1G0+ P2 P1P0C-1 C3=G3+P3C2= G3+ P3G2+ P3P2G1+ P3P2 P1 G0+ P3P2 P1P0C-13.4 加法器和ALUC4=G4+P4C3 C5=G5+P5C4= G5+ P5G4+ P5P4C3 C6=G6+P6C5= G6+ P6G5+ P6P5G4+ P6 P5P4C3

5、C7=G7+P7C6= G7+ P7G6+ P7P6G5+ P7P6 P5 G4+ P7P6 P5P4C3C8=G8+P8C7 C9=G9+P9C8= G9+ P9G8+ P9P8C7 C10=G10+P10C9= G10+ P10G9+ P10P9G8+ P10 P9P8C7 C11=G11+P11C10= G11+ P11G10+ P11P10G9+ P11P10 P9 G8+ P11P10 P9P8C73.4 加法器和ALUC8=G8+P8C7 C9=G9+P9C8= G9+ P9G8+ P9P8C7 C10=G10+P10C9= G10+ P10G9+ P10P9G8+ P10 P9P

6、8C7 C11=G11+P11C10= G11+ P11G10+ P11P10G9+ P11P10 P9 G8+ P11P10 P9P8C73.4 加法器和ALU单级先行进位这种进位方式就是将n位全加器分成若干个小组 ，小组内的进位同时产生，实行并行进位，小组 与小组之间采用串行进位，这种进位又称为组内 并行、组间串行。以16位加法器为例，可分为4组，每组4位。第1 组组内的进位逻辑函数C0 、C1 、C2、C3的表 达式与前述相同，C0-C3信号是同时产生的，实现 上述进位逻辑函数的电路称之为四位先行进位电 路CLA(Carry Look Ahead)，其延迟时间是2ty。3.4 加法器与A

7、LU3.4 加法器和ALU多级先行进位下面以16位的加法器为例，分析两级先行 进位加法器的设计方法。3.4 加法器和ALU3.4.2 ALU电路为了实现算术/逻辑多功能运算，则必须 对全加器（FA）的功能进行扩展，具体方 法是：先不将输入Ai、Bi和下一位的进位数 Ci直接进行全加，而是将Ai和Bi先组合成由 控制参数S0、S1、S2、S3控制的组合函数 Xi、Yi，如图3-16所示，然后再将Xi、Yi和 下一位进位数通过全加器进行全加。这样， 不同的控制参数可以得到不同的组合函数， 因而能够实现多种算术运算和逻辑运算。3.4 加法器和ALU1 ALU电路3.4 加法器和ALU1 ALU电路3

8、.4 加法器和ALU3.5 浮点数的运算方法3.5.1 浮点加减运算设两浮点数X，Y实现 运算，其中：均为规格化数。执行下面五步完成运算。 1.“对阶”使两数阶码相等(对齐两数的小数点）要对阶，首先求出两数阶码EX和EY之差，即若 0，表示两数阶码相等，即EXEY。若 0，表示EXEY若 0，表示EXEY当EX EY时，要通过尾数的移位来改变EX或EY，使之相等。对阶的规则：是小阶向大阶看齐（使得误差很小）若EXEY，不需对阶。 若EXEY,则MY右移,每右移1位,EY1EY,直至EXEY为 止。 若EXEY,则MX右移,每右移1位,EX1EX，直至EXEY为 止。 尾数右移后，应对尾数进行舍

9、入。2.尾数加/减规则： （1）如果结果两个符号位的值不同，表示尾数结果溢出，将尾数 右移1位，阶码E1，称为“向右规格化”，简称“右规”。 （2）如果结果两个符号位的值相同，表示尾数结果不溢出。但若 最高数值位与符号位相同，此时尾数连续左移，直到最高数值位 与符号位的值不同为止。同时从E中减去移位的位数，这称之为“ 向左规格化”，简称“左规”。3.结果规格化(尾数用双符号位补码表示)右规或对阶时尾数低位上的数值会移掉，使数值精度受影响， 常用“0”舍“1”入法。当移掉的最高位为1时，在尾数的末位加 1，如果加1后又使尾数溢出，则要进行右规。4.舍入5.检查阶码是否溢出阶码下溢，则置结果为机器

10、零。若上溢，则置溢出标志。规格化浮点数加减运算流程例题: 两浮点数相加，求X+Y。已知：X2010 0.11011011， y2100 (-0.10101100) 计算过程： 解：X和Y在机器中的浮点补码表示形式为(双符号位)：阶符 阶码 数符 尾数X： 0 0 0 1 0 0 0 1 1 0 1 1 0 1 1Y： 0 0 1 0 0 1 1 0 1 0 1 0 1 0 0（1）对阶操作阶差EEx补+-EY补=00010+11100=11110X阶码小，Mx右移2位，保留阶码E00100。Mx补=00 00 110 110 11下划线上的数是右移出去而保留的附加位。（2）尾数相加Mx补+MY

11、补=000011011011+1101010100=111000101011。（3）规格化操作左规，移1位，结果：1100010101 10；阶码-1，E00011。 （4）舍入附加位最高位为1，在所得结果的最低位+1。得新结果：M补=1100010110，M： - 011101010。（5）判溢出阶码符号位为00，故不溢出。最终结果为：X+Y=2011 (-011101010)3.5.2 浮点数的乘除法运算（了解）1.乘法的步骤 （1）阶码相加：若阶码用移码表示，应注意要减去一 个偏移量2n . （2）尾数相乘：与定点小数乘法算法相同。 （3）尾数结果规格化 2.除法的步骤（1）尾数调整：保

12、证MXMY（2）阶码相加减（3）尾数相除浮点乘法运算例题设 x=Sx2Ex ， Y=Sy2 Ey 则 xY=(SxSy)2 Ex+Ey 浮点数乘法运算的规则为： 乘积的阶码由两数阶码相加求得 乘积的尾数等于被乘数和乘数的尾数之积 可采用定点数乘方法 （A）需要对浮点数尾数积进行规格化（左规、右 规：均是最多一位） （B）舍入：0舍1入，若采用双倍字长乘积时，没 有舍入问题。浮点乘法运算例题例 已知 x=0.11000010101，y=-0.11100010100，设阶 码数值部分各取5位，阶符2位；尾数数值部分各取6位， 尾符2位，按机器浮点数运算步骤，求xy。 解 ： (1) 求阶和Ex补=

13、00 00101 Ey补=00 00100E补=Ex补 + Ey补 = 00 01001(2) 尾数相乘 可利用原码或补码定点数乘法求尾数之乘积，可得SxSy原 = 1.101010000000或 SxSy补 = 1.010110000000浮点乘法运算例题(3) 规格化SxSy原或SxSy补已是规格化形式，勿需 规格化。 (4) 舍入若取单字长乘积，可得SxSy原=1.101010 或SxSy补=1.010110，所以xy原=1.101010100001001xy补=1.010110100001001得 xy = -0.101010101001= - 101010000作业: 设 A= 0.

14、101101 2- 3,B= 0.101001 2-2, 首先将A、B表示为规格化的浮点数；要求阶码用4位（含阶 符号）移码表示，尾数用8位（含浮点数的符号）补码 表示；再写出A+B的计算步骤和每一步的运算结果。答案：0.101101 2-3的浮点数的 格式： 1 0101 1011010 1010012-2 的浮点数的格 式： 0 0110 1010010计算A+B：(1)求阶差： E = 01010110 = 0001(2)对阶：A变为 1 0110 01011010(3)尾数相加，用双符号位11 10100110 + 00 101001000 0100101(4) 规格化：左规，尾数为

15、0 1001010 ，阶码为0101(5) 无舍入操作，亦不溢出 ，故最的终浮点数格式的结果： 0 0101 1001010，即 +0.1001010 2-3。第1章小结一、冯诺依曼原理的基本思想 采用二进制形式表示数据和指令。指令由 操作码和地址码组成； “存储程序”和“程序控制”（简称存储 程序控制） 指令的执行是顺序的，即一般按照指令在 存储器中存放的顺序执行，程序分支由转移 指令实现。 计算机由存储器、运算器、控制器、输入 设备和输出设备五大基本部件组成。 第1章小结二、计算机的硬件系统 1、存储器：存储器是用来存放数据和程序的部件。 2、运算器：对信息进行运算处理的部件。主要功能是对二 进制数码进行算术（加减乘除）和逻辑（与或非）运算。 3、控制器：整个计算机的控制核心。主要功能是读取指令 、翻译指令、并向计算机各部分发出控制信号，以便执行指 令。 4、输入设备：将数据和程序转换成计算机能够识别和接受 的信息，并顺序地把它们送入存储器中。输入设备有许多种 ，例如键盘、鼠标、扫描仪、光电输入机等。 5、输出设备输出设备将计算机处理的结果以人们能接受的或其它机 器能接受的形式送出。输出设备有许多种类，例如显示器、 打印机、绘图仪等。 第1章小结三、计算机系统计算机系统由硬件和软件两大部分组成。所谓硬件，是